【文章內(nèi)容簡介】 各向異向 Si NH4OH:H2O2(30%):H2O=1:1:5 HF(49%):H2O=1:100 Ti ,Co HF(49%):NH4F(40%)=1:10 TiSi2 CVD化學氣相沉積 是利用熱能、電漿放電或紫外光照射等化學反應的方式，在反應器內(nèi)將反應物（通常為氣體）生成固態(tài)的生成物，并在晶片表面沉積形成穩(wěn)定固態(tài)薄膜（ film）的一種沉積技術。 CVD技術是半導體 IC制程中運用極為廣泛的薄膜形成方法，如介電材料（ dielectrics）、導體或半導體等薄膜材料幾乎都能用 CVD技術完成。 化學氣相沉積 CVD 氣體 氣體 化 學 氣 相 沉 積 技 術 常用的 CVD技術有： (1)「常壓化學氣相沈積（ APCVD）」； (2)「低壓化學氣相沈積（ LPCVD）」； (3)「電漿輔助化學氣相沈積（ PECVD）」 較為常見的 CVD薄膜包括有： ■ 二氣化硅（通常直接稱為氧化層） ■ 氮化硅 ■ 多晶硅 ■ 耐火金屬與這類金屬之其硅化物 物理氣相沈積（ PVD） 主要是一種物理制程而非化學制程。此技術一般使用氬等鈍氣，藉由在高真空中將氬離子加速以撞擊濺鍍靶材后，可將靶材原子一個個濺擊出來，并使被濺擊出來的材質(zhì)（通常為鋁、鈦或其合金）如雪片般沉積在晶圓表面。 PVD以真空、測射、離子化或離子束等方法使純金屬揮發(fā)，與碳化氫、氮氣等氣體作用，加熱至 400～ 600℃ （約 1～ 3小時）後，蒸鍍碳化物、氮化物、氧化物及硼化物等 1～10μ m厚之微細粒狀薄膜， PVD可分為三種技術： (1)蒸鍍（ Evaporation）； (2)分子束磊晶成長（ Molecular Beam Epitaxy； MBE）； (3)濺鍍（ Sputter） 解 離 金 屬 電 漿（淘氣鬼）物 理 氣 相 沉 積 技 術 ? 解離金屬電漿是最近發(fā)展出來的物理氣相沉積技術，它是在目標區(qū)與晶圓之間，利用電漿，針對從目標區(qū)濺擊出來的金屬原子，在其到達晶圓之前，加以離子化。離子化這些金屬原子的目的是，讓這些原子帶有電價，進而使其行進方向受到控制，讓這些原子得以垂直的方向往晶圓行進，就像電漿蝕刻及化學氣相沉積制程。這樣做可以讓這些金屬原子針對極窄、極深的結構進行溝填，以形成極均勻的表層，尤其是在最底層的部份。 離子植入（ Ion Implant） ? 離子植入技術可將摻質(zhì)以離子型態(tài)植入半導體組件的特定區(qū)域上，以獲得精確的電子特性。這些離子必須先被加速至具有足夠能量與速度，以穿透（植入）薄膜，到達預定的植入深度。離子植入制程可對植入?yún)^(qū)內(nèi)的摻質(zhì)濃度加以精密控制?；旧?，此摻質(zhì)濃度（劑量）系由離子束電流（離子束內(nèi)之總離子數(shù)）與掃瞄率（晶圓通過離子束之次數(shù)）來控制，而離子植入之深度則由離子束能量之大小來決定。 化 學 機 械 研 磨 技 術 ? 化學機械研磨技術（化學機器磨光， CMP）兼具有研磨性物質(zhì)的 機械式研磨 與酸堿溶液的 化學式研磨兩種作用，可以使晶圓表面達到全面性的平坦化，以利后續(xù)薄膜沉積之進行。 在 CMP制程的硬設備中，研磨頭被用來將晶圓壓在研磨墊上并帶動晶圓旋轉(zhuǎn)，至于研磨墊則以相反的方向旋轉(zhuǎn)。在進行研磨時，由研磨顆粒所構成的研漿會被置于晶圓與研磨墊間。影響 CMP制程的變量包括有：研磨頭所施的壓力與晶圓的平坦度、晶圓與研磨墊的旋轉(zhuǎn)速度、研漿與研磨顆粒的化學成份、溫度、以及研磨墊的材質(zhì)與磨損性等等。 制 程 監(jiān) 控 量測芯片內(nèi)次微米電路之微距，以確保制程之正確性。一般而言，只有在微影圖案（照相平版印刷的 patterning）與后續(xù)之蝕刻制程執(zhí)行后，才會進行微距的量測 。 光罩檢測（ Retical檢查） ? 光罩是高精密度的石英平板，是用來制作晶圓上電子電路圖像，以利集成電路的制作。光罩必須是完美無缺，才能呈現(xiàn)完整的電路圖像，否則不完整的圖像會被復制到晶圓上。光罩檢測機臺則是結合影像掃描技術與先進的影像處理技術，捕捉圖像上的缺失。 當晶圓從一個制程往下個制程進行時，圖案晶圓檢測系統(tǒng)可用來檢測出晶圓上是否有瑕疵包括有微塵粒子、斷線、短路、以及其它各式各樣的問題。此外，對已印有電路圖案的圖案晶圓成品而言，則需要進行深次微米范圍之瑕疵檢測。 一般來說，圖案晶圓檢測系統(tǒng)系以白光或雷射光來照射晶圓表面。再由一或多組偵測器接收自晶圓表面繞射出來的光線，并將該影像交由高功能軟件進行底層圖案消除，以辨識并發(fā)現(xiàn)瑕疵。 銅制程技術 在傳統(tǒng)鋁金屬導線無法突破瓶頸之情況下，經(jīng)過多年的研究發(fā)展，銅導線已經(jīng)開始成為半導體材料的主流， 由于銅的電阻值比鋁還小，因此可在較小的面積上承載較大的電流， 讓廠商得以生產(chǎn)速度更快、電路更密集，且效能可提升約 3040％的芯片。亦由于銅的抗電子遷移（電版移民）能力比鋁好，因此可減輕其電移作用，提高芯片的可靠度。在半導體制程設備供貨商中，只有應用材料公司能提供完整的銅制程全方位解決方案與技術，包括薄膜沉積、蝕刻、電化學電鍍及化學機械研磨等。 半導體制造過程 ? 後段（ Back End） 后工序 構裝（ Packaging）： IC構裝依使用材料可分為陶瓷（ ceramic）及塑膠（ plastic）兩種，而目前商業(yè)應用上則以塑膠構裝為主。以塑膠構裝中打線接合為例，其步驟依序為晶片切割（ die saw）、黏晶（ die mount / die bond）、銲線（ wire bond）、封膠（ mold）、剪切 /成形（ trim / form）、印字（ mark）、電鍍（ plating）及檢驗（ inspection）等。 測試制程（ Initial Test and Final Test） 1 晶片切割（ Die Saw） ? 晶片切割之目的為將前製程加工完成之晶圓上一顆顆之 晶粒（ die）切割分離。 舉例來說：以 ，每片八寸晶圓上可制作近六百顆以上的 64M微量。 欲進行晶片切割，首先必須進行 晶圓黏片，而後再送至晶片切割機上進行切割。切割完後之晶粒井然有序排列於膠帶上，而框架的支撐避免了 膠帶的皺摺與晶粒之相互碰撞。 2黏晶（ Die Bond） 黏晶之目的乃將一顆顆之晶粒置於導線架上並以銀膠（ epoxy）黏著固定。黏晶完成後之導線架則經(jīng)由傳輸設 備送至彈匣（ magazine）內(nèi)，以送至下一製程進行銲線。 3銲線（ Wire Bond） IC構裝製程（ Packaging）則是利用塑膠或陶瓷包裝晶粒與配線以成積體電路（ Integrated Circuit；簡稱 IC），此製程的目的是為了製造出所生產(chǎn)的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。最後整個積體電路的周圍會 向外拉出腳架（ Pin），稱之為打線，作為與外界電路板連接之用。 4封膠（ Mold） 封膠之主要目的為防止?jié)駳庥赏獠壳秩?、以機械方式支 持導線、內(nèi)部產(chǎn)生熱量之去除及提供能夠手持之形體。其過程為將導線架置於框架上並預熱，再將框架置於壓模機上的構裝模上，再以樹脂充填並待硬化。 5剪切 /成形（ Trim /Form） ? 剪切之目的為將導線架上構裝完成之晶粒獨立分開，並 把不需要的連接用材料及部份凸出之樹脂切除（ dejunk）。成形之目的則是將外引腳壓成各種預先設計好之形狀 ，以便於裝置於電路版上使用。剪切與成形主要由一部衝壓機配上多套不同製程之模具，加上進料及出料機構