[工學(xué)]第5章_存儲(chǔ)器(編輯修改稿)
2024-11-15 00:24 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 信號(hào)，使得存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)惟一的內(nèi)存地址 例 所接芯片的地址范圍 F0000H~F1FFFH 6264 CS1 A19 A18 A17 A16 A15 A14 A13 amp。 ?1 全地址譯碼方式 A19A18 A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 3E000H …… …… … 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFFH 8088系統(tǒng) BUS SRAM6264 D0 ~ D7 D0 ~ D7 A0 A0 A12 A12 MEMW MEMR WE CS2 +5V OE 1 1 CS1 A19 A18 A17 A16 A15 A14 A13 amp。 全地址譯碼方式 D0 ~ D7 D0 ~ D7 A0 A0 A12 A12 MEMW WE MEMR CS2 +5V OE amp。 ≥1 A19 A18 A17 A16 A15 A14 A13 CS1 Y7 G1 G2B G2A C B A SRAM6264 A19A18 A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 3E000H …… …… … 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFFH 138譯碼器 若 Y7=0，必需使： CBA=111 G2A=0 G2B=0 G1=1 amp。 北京理工大學(xué) 宇航學(xué)院 飛行器系 微機(jī)原理與接口技術(shù) 部分地址譯碼 用部分高位地址信號(hào)（而不是全部）作為譯碼信號(hào)，使得被選中得存儲(chǔ)器芯片占有幾組不同的地址范圍 例使用高 6位地址作為譯碼信號(hào) 兩組地址： F0000HF1FFFH B0000HB1FFFH 被選中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址都指向同一個(gè)單元 A19 A17 A16 A15 A14 A13 amp。 ?1 6264 CS1 8088系統(tǒng) BUS SRAM6264 D0 ~ D7 D0 ~ D7 A0 A0 A12 A12 MEMW MEMR WE CS2 +5V OE CS1 amp。 A19 A17 A15 A14 A13 A19A18 A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 1 X 1 X 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 ……… 1 X 1 X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 AE000~AFFFFH BE000~BFFFFH EE000~EFFFFH FE000~FFFFFH Y7 北京理工大學(xué) 宇航學(xué)院 飛行器系 微機(jī)原理與接口技術(shù) 二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器 DRAM 特點(diǎn)： 存儲(chǔ)元主要由電容構(gòu)成，由于電容存在的漏電現(xiàn)象而使其存儲(chǔ)的信息不穩(wěn)定，故 DRAM芯片需要定時(shí)刷新 原理 : p207 北京理工大學(xué) 宇航學(xué)院 飛行器系 微機(jī)原理與接口技術(shù) 典型芯片舉例 DRAM芯片 Intel 2164A — 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器， 8條地址線， 2位數(shù)據(jù)線 (輸出和輸入） ， 3條控制線，兩條電源線，單片存儲(chǔ)容量 64K 1 。 地址線采用分時(shí)復(fù)用，由 CAS（ 列選通）和RAS（ 行選通），從而實(shí)現(xiàn) 16位地址線， M＝ 216 ＝64K。 2164A 0 ~A 7GNDD inD outV ccCASRASWENC
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1