[信息與通信]arm核綜述(編輯修改稿)
2024-11-12 17:29 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 che和存儲(chǔ)器管理單元 MMU等 。 ARM也開發(fā)了浮點(diǎn)協(xié)處理器 ，也可以支持其它的片上協(xié)處理器 。 ARM體系結(jié)構(gòu)支持通過(guò)增加協(xié)處理器來(lái)擴(kuò)展指令集的機(jī)制 。 ARM片上總線 AMBA 先進(jìn)的微控制器總線體系結(jié)構(gòu) AMBA是 ARM公司公布的總線標(biāo)準(zhǔn) AHB（ Advanced Highperformance Bus） ：用于連接高性能系統(tǒng)模塊 。 它支持突發(fā)數(shù)據(jù)傳輸方式及單個(gè)數(shù)據(jù)傳輸方式 ， 所有時(shí)序參考同一個(gè)時(shí)鐘沿 。 ASB（ Advanced System Bus） ： 用于連接高性能系統(tǒng)模塊 ， 它支持突發(fā)數(shù)據(jù)傳輸模式 。 APB（ Advance Peripheral Bus）： 是一個(gè)簡(jiǎn)單接口支持低性能的外圍接口。 ARM片上總線 AMBA 一個(gè)基于 AMBA的典型系統(tǒng) ARM核 CPU 片上 RAM DMA 控制器 測(cè)試接口 控制 外部總線 接口 UART 定時(shí)器 并行接口 橋路 AHB或 ASB APB ARM處理器內(nèi)核一般都沒(méi)有 I/O的部件和模塊 ， ARM處理器中的I/O可通過(guò) AMBA總線來(lái)擴(kuò)充 。 ARM采用了存儲(chǔ)器映像 I/O的方式 ， 即把 I/O端口地址作為特殊的存儲(chǔ)器地址 。 一般的 I/O， 如串行接口 ， 它有若干個(gè)寄存器 ， 包括發(fā)送數(shù)據(jù)寄存器 （ 只寫 ） 、 數(shù)據(jù)接收寄存器 （ 只讀 ） 、 控制寄存器 、狀態(tài)寄存器 （ 只讀 ） 和中斷允許寄存器等 。 這些寄存器都需相應(yīng)的I/O端口地址 。 應(yīng)注意的是存儲(chǔ)器的單元可以重復(fù)讀多次 ， 其讀出的值是一致的；而 I/O設(shè)備的連續(xù) 2次輸入 ， 其輸入值可能不同 。 在許多 ARM體系結(jié)構(gòu)中 I/O單元對(duì)于用戶是不可訪問(wèn)的 ， 只可以通過(guò)系統(tǒng)管理調(diào)用或通過(guò) C的庫(kù)函數(shù)來(lái)訪問(wèn) 。 ARM架構(gòu)的處理器一般都沒(méi)有 DMA（ 直接存儲(chǔ)器存取 ） 部件 ， 只有一些高檔的 ARM架構(gòu)處理器才具有 DMA的功能 。 ARM I/O結(jié)構(gòu) 為了能提高 I/O的處理能力 ， 對(duì)于一些要求 I/O處理速率比較高的事件 ， 系統(tǒng)安排了快速中斷 FIQ（ Fast Interrupt reQuest） ， 而對(duì)其余的 I/O源仍安排一般中斷 IRQ。 為提高中斷響應(yīng)的速度 ， 在設(shè)計(jì)中可以采用以下辦法： （ 1） 提供大量后備寄存器 ， 在中斷響應(yīng)及返回時(shí) ， 作為保護(hù)現(xiàn)場(chǎng)和恢復(fù)現(xiàn)場(chǎng)的上下文切換 （ Context Switching） 之用 。 （ 2） 采用片內(nèi) RAM的結(jié)構(gòu) ， 這樣可以加速異常處理 （ 包括中斷 ）的進(jìn)人時(shí)間 。 （ 3） 快存 Cache和地址變換后備緩沖器 TLB（ Translation Lookaside Buffer） 采用鎖住 （ Locked down） 方式以確保臨界代碼段不受 “ 不命中 ” 的影響 。 ARM I/O結(jié)構(gòu) ARM的調(diào)試結(jié)構(gòu) 嵌入式調(diào)試： 采用在線仿真 ICE 是一個(gè)標(biāo)準(zhǔn)的嵌入式調(diào)試解決方案，在線仿真器使用仿真頭完全取代目標(biāo)板上的處理器，可完全仿真 ARM芯片的行為，提供更加深入的調(diào)試功能。 調(diào)試處理器核： 主要是調(diào)試系統(tǒng)芯片上的 IP核。 ARM調(diào)試硬件 ： 目標(biāo)系統(tǒng)與主機(jī)之間通過(guò)擴(kuò)展 JTAG 測(cè)試端口的功能來(lái)實(shí)現(xiàn)通信。大多數(shù)芯片中都有 JTAG測(cè)試引腳。JTAG 掃描鏈用于訪問(wèn)斷點(diǎn)及觀察寄存器， 并向處理器施加指令來(lái)訪問(wèn)處理器及系統(tǒng)的狀態(tài)。 EmbeddedICE： 這是一種基于 JTAG 的 ARM 內(nèi)核調(diào)試通道。Embedded ICE 模塊中包括兩個(gè)觀察點(diǎn)寄存器和控制與狀態(tài)寄存器。當(dāng)?shù)刂贰? 數(shù)據(jù)和控制信號(hào)與觀察點(diǎn)寄存器的編程數(shù)據(jù)相匹配時(shí)，也就是說(shuō)觸發(fā)條件滿足時(shí)，觀察點(diǎn)寄存器可以中止處理器。由于比較是在屏蔽控制下進(jìn)行的，因此當(dāng) ROM 或 RAM 中的一條指令執(zhí)行時(shí)， 任何一個(gè)觀察點(diǎn)寄存器均可配置為能夠中止處理器的斷點(diǎn)寄存器。 JTAG（ Joint Test Action Group， 聯(lián)合測(cè)試行動(dòng)小組 ） 是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議 ， 主要用于芯片內(nèi)部測(cè)試及對(duì)系統(tǒng)進(jìn)行仿真 、 調(diào)試 。 JTAG技術(shù)是一種嵌入式調(diào)試技術(shù) ， 它在芯片內(nèi)部封裝了專門的測(cè)試電路 TAP（ Test Access Port， 測(cè)試訪問(wèn)口 ） ， 通過(guò)專用的 JTAG測(cè)試工具對(duì)內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試 。 目前大多數(shù)比較復(fù)雜的器件都支持 JTAG協(xié)議 ， 如 ARM、 DSP、 FPGA器件等 。 標(biāo)準(zhǔn)的 JTAG接口是 4線式的 ， 分別為 TM S（ 測(cè)試模式選
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1