62555時基集成電路的結構和工作原理(編輯修改稿)
2025-11-05 09:50 本頁面
【文章內容簡介】 持電平 保持 保持 電平 ＞ 1/3Vcc ≥2/3Vcc ＞ 低電平 低電平 復位 由表 ， 、 R、 的輸入不一定是邏輯電平，可以是模擬電平，因此，該集成電路 兼有模擬和數(shù)字電路的特色 。 S MR《 數(shù)字電子技術 》 555時基集成電路的結構和工作原理 （ 2）國產雙極型定時器 CB555時基電路 圖 CB555時基電路的等效功能電路圖 復位觸發(fā) 置位觸發(fā) 強制復位 控制電壓 放電端 輸出端 置位－復位觸發(fā)器 《 數(shù)字電子技術 》 555時基集成電路的結構和工作原理 表 CB555引出端真值表 輸 入 輸 出 VI1 VI2 VO TD狀態(tài) 0 x x 低 導通 1 2/3VCC 1/3VCC 低 導通 1 2/3VCC 1/3VCC 不變 不變 1 2/3VCC 1/3VCC 高 截止 1 2/3VCC 1/3VCC 高 截止 DR《 數(shù)字電子技術 》 555時基集成電路的結構和工作原理 二、 CMOS型 555時基電路的工作原理 CMOS型 555時基電路在大多數(shù)應用場合，都可以直接代換標準的雙極型的 555。它與所有CMOS型電路一樣，具有 輸入阻抗高 、 功耗極小 、電源適應范圍寬
教學課件相關推薦
鄂ICP備17016276號-1