第7章iir數(shù)字濾波器設(shè)計(編輯修改稿)
2024-11-03 15:47 本頁面
【文章內(nèi)容簡介】 參數(shù)“ [number of bits].[]”設(shè)置的是整數(shù)部分的位寬 ， 其中最高位為符號位；參數(shù) “ [].[number of bits]”設(shè)置了小數(shù)部分的位寬 。 假如把參數(shù) “ [number of bits].[]”設(shè)置為 “ 2”， 那就意味著該小數(shù)的整數(shù)部分只能是 0、 2(分別對應(yīng) 00、 0 10或 10)， 而且整數(shù)部分要為 2， 必須是小數(shù)部分為全零 。 第 7章 IIR數(shù)字濾波器設(shè)計 建立 IIR濾波器模型后就可以進(jìn)行仿真了。 Simulink仿真模塊“ Pulse Generator”(脈沖發(fā)生器 )模擬了一個單位沖激函數(shù)。通過“ Scope”模塊來觀察該直接 Ⅱ 型 IIR濾波器的沖激響應(yīng)。 修改 Simulink的仿真參數(shù)設(shè)置 ， 設(shè)置 “ Stop time”仿真停止時間為 “ 50”， “ Solver options”中 “ Type”為“ FixedStep”。 啟動仿真 。 仿真結(jié)果見圖 75。 第 7章 IIR數(shù)字濾波器設(shè)計 圖 75 IIR濾波器仿真結(jié)果 第 7章 IIR數(shù)字濾波器設(shè)計 4階級聯(lián)型 IIR濾波器設(shè)計 1. 建立模型 參照圖 72，建立一個 4階的級聯(lián)型 IIR濾波器模型，該模型共由兩節(jié) 2階直接 Ⅱ 型 IIR濾波器構(gòu)成，見圖 76。 第 7章 IIR數(shù)字濾波器設(shè)計 圖 76 4階級聯(lián)型 IIR濾波器 第 7章 IIR數(shù)字濾波器設(shè)計 模型中各個模塊的參數(shù)設(shè)置如下： X模塊： (Altbus) 庫： Altera DSP Builder中 Bus Manipulation庫 參數(shù) “ Bus Type”設(shè)為 “ signed Fractional”(有符號小數(shù) ) 參數(shù) “ Node Type”設(shè)為 “ Input port” 參數(shù) “ [number of bits].[]”設(shè)為 “ 2” 參數(shù) “ [].[number of bits]”設(shè)為 “ 8” 第 7章 IIR數(shù)字濾波器設(shè)計 Y模塊： (Altbus) 庫： Altera DSP Builder中 Bus Manipulation庫 參數(shù) “ Bus Type”設(shè)為 “ signed Fractional” 參數(shù) “ Node Type”設(shè)為 “ Output port” 參數(shù) “ [number of bits].[]”設(shè)為 “ 4” 參數(shù) “ [].[number of bits]”設(shè)為 “ 23” BusConv模塊： (BusConversion) 庫： Altera DSP Builder中 Bus Manipulation庫 參數(shù) “ Input Bus Type”設(shè)為 “ signed Fractional” 參數(shù) “ Input [number of bits].[]”設(shè)為 “ 4” 第 7章 IIR數(shù)字濾波器設(shè)計 參數(shù) “ Input [].[number of bits]”設(shè)為 “ 18” 參數(shù) “ Output Bus Type”設(shè)為 “ signed Fractional” 參數(shù) “ Output [number of bits].[]”設(shè)為 “ 2” 參數(shù) “ Output [].[number of bits]”設(shè)為 “ 15” 第 7章 IIR數(shù)字濾波器設(shè)計 BusConv BusConv4模塊： (BusConversion) 庫： Altera DSP Builder中 Bus Manipulation庫 參數(shù) “ Input Bus Type”設(shè)為 “ signed Fractional” 參數(shù) “ Input [number of bits].[]”設(shè)為 “ 3” 參數(shù) “ Input [].[number of bits]”設(shè)為 “ 15” 參數(shù) “ Output Bus Type”設(shè)為 “ signed Fractional” 參數(shù) “ Output [number of bits].[]”設(shè)為 “ 2” 參數(shù) “ Output [].[number of bits]”設(shè)為 “ 15” 第 7章 IIR數(shù)字濾波器設(shè)計 BusConv BusConv BusConv5模塊： (BusConversion) 庫： Altera DSP Builder中 Bus Manipulation庫 參數(shù) “ Input Bus Type”設(shè)為 “ signed Fractional” 參數(shù) “ Input [number of bits].[]”設(shè)為 “ 4” 參數(shù) “ Input [].[number of bits]”設(shè)為 “ 25” 參數(shù) “ Output Bus Type”設(shè)為 “ signed Fractional” 參數(shù) “ Output [number of bits].[]”設(shè)為 “ 2” 參數(shù) “ Output [].[number of bits]”設(shè)為 “ 15” 第 7章 IIR數(shù)字濾波器設(shè)計 FeedBackAdder、 FeedBackAdder2模塊： (Parallel Adder Subtractor) 庫： Altera DSP Builder中 Arithmetic庫 參數(shù) “ Number of Inputs”設(shè)為 “ 2” 參數(shù) “ Add(+)Sub()”設(shè)為 “ +?” FeedBackAdder FeedBackAdder3模塊： (Parallel Adder Subtractor) 庫： Altera DSP Builder中 Arithmetic庫 參數(shù) “ Number of Inputs”設(shè)為 “ 2” 參數(shù) “ Add(+)Sub()”設(shè)為 “ ++” 第 7章 IIR數(shù)字濾波器設(shè)計 FeedForwardAdder、 FeedForwardAdder1模塊： (Parallel Adder Subtractor) 庫： Altera D
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1