【文章內(nèi)容簡介】 8051 單片機(jī) IP軟核應(yīng)用系統(tǒng)構(gòu)建 8051 單片機(jī) IP軟核應(yīng)用系統(tǒng)構(gòu)建 MCS51 系列單片機(jī)的 CPU 也屬于 CISC CPU。本節(jié)將介紹與此系列單片機(jī)完全兼容的 K8051 單片機(jī) IP 軟核，及其應(yīng)用系統(tǒng)的構(gòu)建和軟硬件開發(fā)。 K8051 單片機(jī)是以由 VQM原碼（ Verilog Quartus Mapping File）表達(dá)的，在 QuartusII環(huán)境下能與 VHDL、Verilog 等其他硬件描述語言混合編譯綜合，并在單片 FPGA 中實(shí)現(xiàn)全部硬件系統(tǒng)，并完成軟件調(diào)試。 K8051 單片機(jī)軟核基本功能和結(jié)構(gòu) 與前面介紹的 CPU相同， K8051 單片機(jī)核也含有 8 位復(fù)雜指令 CPU，存儲器采用哈佛結(jié)構(gòu)，其結(jié)構(gòu)框圖如圖 523 所示。 K8051 的指令系統(tǒng)與 8051/ 8031/2 等完全兼容，硬件部分也基本相同，例如可接 64KB 外部存儲器，可接 256 字節(jié)內(nèi)部數(shù)據(jù)RAM，含兩個(gè) 16 位定時(shí) /計(jì)數(shù)器，全雙工串口，含節(jié)省功耗工作模式，中斷響應(yīng)結(jié)構(gòu)等等。不 同之處主要有： K8051 是以網(wǎng)表文件的方式存在的，只有通過編譯綜合，并載入 FPGA 中才以硬件的方式工作，而普通 8051 總是以硬件方式存在的； K8051 無內(nèi)部 ROM 和 RAM，所有程序 ROM 和內(nèi)部 RAM 都必須外接。從圖 523 可見，它包含了“數(shù)據(jù) RAM 端口”和“程序存儲器端口”，是連接外接 ROM、RAM的專用端口（此 ROM和 RAM都能用 LPM_ROM和 LPM_RAM在同一片 FPGA中實(shí)現(xiàn)）。然而普通 8051 芯片的內(nèi)部 RAM 是在芯片內(nèi)的，而外部 ROM 的連接必須以總線方式與其 P0、 P2 口相接（ AT89S51 的 ROM 在芯片內(nèi)， CPU核外）。 以軟核方式存在能進(jìn)行硬件修改和編輯；能對其進(jìn)行仿真和嵌入式邏輯分析儀實(shí)現(xiàn)實(shí)時(shí)時(shí)序測試；能根據(jù)設(shè)計(jì)者的意愿將 CPU、 RAM、 ROM、硬件功能模塊和接口模塊等實(shí)現(xiàn)于同一片 FPGA 中（即 SOC）。 與普通 8051 不同， K8051 的 4 個(gè) I/O 口是分開的。例如 P1 口，其輸入端 P1I和輸出端 P1O 是分開的，如果需要使用 P1 口的雙向口功能，必須外接一些電路才能實(shí)現(xiàn)。 圖 524 是 K8051 單片機(jī)的原理圖實(shí)體圖，下方是輸入端，上方是輸出端。其主要端口的功能如表 510 所示。注意 其中的雙向口的表達(dá)方式。 圖 526 所示的是單片機(jī)中的一個(gè)端口構(gòu)成的雙向口（ P1 口）電路連接方法。圖中電路調(diào)用了幾個(gè)輔助元件，其中 RTI 是三態(tài)控制門， WIRE 是普通接線，主要用于網(wǎng)絡(luò)名轉(zhuǎn)換。 其中 P1E 是三態(tài)門控制信號，當(dāng)執(zhí)行從 P1 口的輸入指令時(shí)， P1E[7..0]輸出全為高電平，外部數(shù)據(jù)可以通過雙向口 P1[7..0]進(jìn)入單片機(jī)的 P1 口的輸入口 P1I[7..0]，而8 當(dāng)執(zhí)行向 P1 口輸出的指令時(shí)，若 P1 口的輸出口 P1O[7..0]中的位為低電平，則控制信號 P1E[7..0]中對應(yīng)的位也為低，故信號能順利輸出 P1 口；但當(dāng)輸出信號 P1O[7..0]中的位為高電平時(shí)，則控制信號 P1E[7..0]中對應(yīng)的位也為高電平，故這時(shí)除非 P1[7..0]對應(yīng)的 FPGA 的外部端口被上拉，否則將呈現(xiàn)純高阻態(tài)。因此，當(dāng)使用單片機(jī)的雙向口時(shí)須設(shè)置 FPGA 的端口為上拉！ 設(shè)置方法是，選擇 Assignmemts 菜單中的 settings 項(xiàng)（圖 13），選擇左欄的 Fitter Settings 項(xiàng)，再點(diǎn)擊右側(cè)的 More Settings 按紐，在彈出的窗口（圖 13 右側(cè)圖）下欄中選擇 Weak PullUp Resistor，并于上方的 Setting 欄 選擇 On。注意，如果選擇了 Enable BusHold Circuitry 為 ON，則不能選上拉為 ON，前者是選擇輸出總線的最后輸出為鎖定。 程序存儲器端口AL UI/O 端口定時(shí)器 / 計(jì)數(shù)器UA RT 串行口數(shù)據(jù) RAM 端口中斷控制器特殊功能寄存器 圖 11 K8051 結(jié)構(gòu)模塊框圖 圖 12 K8051 原理圖元件 表 11 K8051 單片機(jī)核信號端口功能明 單片機(jī)信號 端口類型 功能說明 ROMadr[15..0] 輸 出 程序存儲器地址總線 ROMdaO[7..0] 輸 入 程序存儲器數(shù)據(jù)總線 NMOE 輸 出 程序存儲器輸出使能，低電平有效 RAMadr[7..0] 輸 出 片內(nèi) RAM地址總線 RAMdaI[7..0] 輸 出 片內(nèi) RAM數(shù)據(jù)輸入總線（由單片機(jī)核輸出） RAMdaO[7..0] 輸 入 片內(nèi) RAM數(shù)據(jù)輸出總線 FOE 輸 出 片內(nèi) RAM數(shù)據(jù)輸出 使能，低電平有效 FWE 輸 出 片內(nèi) RAM數(shù)據(jù)寫入 使能，低電平有效 9 SFROE 輸 出 外部特殊寄存器輸出 使能，低電平有效 SFRWE 輸 出 外部特殊寄存器寫入 使能，低電平有效 NESFR 輸入 如果沒有外部特殊寄存器，拉高此電平 P0O[7..0] 輸出 P0 口數(shù)據(jù)輸出端， 8位 P1O[7..0] 輸出 P1 口數(shù)據(jù)輸出端， 8位 P2O[7..0] 輸出 P2 口數(shù)據(jù)輸出端， 8位 P3O[7..0] 輸出 P3 口數(shù)據(jù)輸出端， 8位 P0I[7..0] 輸入 P0 口數(shù)據(jù)輸入端， 8位 P1I[7..0] 輸入 P1 口數(shù)據(jù)輸入端， 8位 P2I[7..0] 輸入 P2 口數(shù)據(jù)輸入端， 8位 P3I[7..0] 輸入 P3 口數(shù)據(jù)輸入端， 8位 P0E[7..0] 輸出 P0 口作為雙向口的控制信號 8位，執(zhí)行輸出指令時(shí)，為低電平 P1E[7..0] 輸出 P1 口作為雙向口的控制信號 8位，執(zhí)行輸出指令時(shí)，為低電平 P2E[7..0] 輸出 P2 口作為雙向口的控制信號 8位，執(zhí)行輸出指令時(shí)，為低電平 P3E[7..0] 輸出 P3口作為雙向口的控制信號 8位 ，執(zhí)行輸出指令時(shí)，為低電平 NEA 輸入 使能程序計(jì)數(shù)器的值進(jìn)入 P0和 P2口 X1 輸入 單片機(jī)工作時(shí)鐘輸入端 X2 輸入 單片機(jī)工作時(shí)鐘輸入端，但在進(jìn)入休閑狀態(tài)時(shí)可控制停止 RESET 輸入 復(fù)位信號線 ALE 輸出 地址鎖存信號 PSEN 輸出 外部程序存儲器使能，低電平有效 ALEN 輸出 對 ALE 和 PSEN 信號的雙向控制信號，低 電平允許輸出 XOFF 輸出 振蕩器禁止信號，用于省電模式 IDLE 輸出 在休閑模式中，可通過外部控制 NX2 的時(shí)鐘輸入 10 圖 13 設(shè)置 FPGA 的總線口輸出為上拉 圖 14 K8051 單片機(jī) I/O 口設(shè)置成雙向口的電路 11 第三章 頻率計(jì)的 工作原理 測頻原理介紹 常用的直接測頻方法主要有測頻法和測周期法兩種。測頻法就是在確定的閘門時(shí)間 Tw內(nèi)，記錄被測信號的變化周期數(shù)（或脈沖個(gè)數(shù)） Nx，則被測信號的頻率為：fx=Nx/Tw。 測周期法需 要有標(biāo)準(zhǔn)信號的頻率 fs，在待測信號的一個(gè)周期 Tx內(nèi)，記錄標(biāo)準(zhǔn)頻率的周期數(shù) Ns，則被測信號的頻率為： fx=fs/Ns。 這兩種方法的計(jì)數(shù)值會產(chǎn)生177。 1個(gè)字誤差，并且測試精度與計(jì)數(shù)器中記錄的數(shù)值Nx或 Ns有關(guān)。為了保證測試精度，一般對于低頻信號采用測周期法；對于高頻信號采用測頻法，因此測試時(shí)很不方便，所以人門提出等精度測頻方法。 多周期同步測頻是在直接測頻基礎(chǔ)上發(fā)展起來的，在目前的測頻系統(tǒng)中得到了越來越廣泛的應(yīng)用。 它在測頻時(shí)，閘門時(shí)間不是固定的，而是被測信號的整數(shù)倍，即與被測信號保持同步，因此消除了對被測信號計(jì) 數(shù)所產(chǎn)生的士 1個(gè)數(shù)字誤差，使測量精度大為提高，測量原理框圖如圖 31，測量原理的波形如圖 32。 圖 31 多周期同步測頻原理框圖 圖 32 等精度測頻原理波形圖 12 在測量過程中，有兩個(gè)計(jì)數(shù)器分別對標(biāo)準(zhǔn)信號和被測信號同時(shí)計(jì)數(shù)。首先給出閘門開啟信號（預(yù)置閘門上升沿），此時(shí)計(jì)數(shù)器并不開始計(jì)數(shù)，而是等到被測信號的上升沿到來時(shí)，計(jì)數(shù)器才真正開始計(jì)數(shù)。 然后預(yù)置閘門關(guān)閉信號（下降沿）到時(shí)，計(jì)數(shù)器并不立即停止計(jì)數(shù)，而是等到被測信號的上升沿到來時(shí)才結(jié)束計(jì)數(shù)，完成一次測量過程。可以看出，實(shí)際閘門時(shí)間τ與預(yù)置閘門時(shí)間τ 1 并不嚴(yán)格相等，但差值不超過被測信號的一個(gè)周期 設(shè)在一次實(shí)際閘門時(shí)間τ中計(jì)數(shù)器對被測信號的計(jì)數(shù)值為 Nx，對標(biāo)準(zhǔn)信號的計(jì)數(shù)值為Ns。標(biāo)準(zhǔn)信號的頻率為 fs，則被測信號的頻率為由式（ 1）可知， 若忽略標(biāo)頻 fs 的誤差，則等精度測頻可能產(chǎn)生的相對誤差為 δ =(|fxcfx|/fxe) 100% (2) 其中 fxe 為被測信號頻率的準(zhǔn)確值。 在測量中，由于 fx 計(jì)數(shù)的起停時(shí)間都是由該信號的上升測觸發(fā)的，在閘門時(shí)間τ內(nèi)對 fx的計(jì)數(shù) Nx無誤差（τ =NxTx）；對 fs 的計(jì)數(shù) Ns 最多相差一個(gè)數(shù)的誤差，即 |Δ Ns|≤ 1,其測量 頻率為 fxe=[Nx/(Ns+Δ Ns)]/fs （ 3） 將式（ 1）和（ 3）代入式（ 2），并整理得： δ =|Δ Ns|/Ns≤ 1/Ns=1/(τ fs) （ 4） δ =|Δ Ns|/Ns≤ 1/Ns=1/(τ fs) （ 5） 由上式可以看出， 測量頻率的相對誤差與被測信號頻率的大小無關(guān)，僅與閘門時(shí)間和標(biāo)準(zhǔn)信號頻率有關(guān) ，即實(shí)現(xiàn)了整個(gè)測試頻段的等精度測量。閘門時(shí)間越長，標(biāo)準(zhǔn)頻率越高，測頻的相對誤差就越小。 標(biāo)準(zhǔn)頻率可由穩(wěn)定度好、精度高的高頻率晶體振蕩器產(chǎn)生，在保證測量精度不變的前提下，提高標(biāo)準(zhǔn)信號頻率 ，可使閘門時(shí)間縮短，即提高測試速度。 閘門時(shí)間 /s 標(biāo)準(zhǔn)頻率 為 10KHz 的精度 標(biāo)準(zhǔn)頻率 為 100MHz 的精度 102 106 103 107 1 104 108 10 105 109 上表所列為標(biāo)頻在 10KHz 和 100MHz 時(shí)閘門時(shí)間與最大允許誤差的對應(yīng)關(guān)系。等精13 度測頻的實(shí)現(xiàn)方法可簡化為下圖所示的框圖 圖 33 等精度測頻原理 CNT1 和 CNT2 是兩個(gè)可控計(jì)數(shù)器，標(biāo)準(zhǔn)頻率（ fs）信號從 CNT1 的時(shí)鐘輸入端CLK 輸入；經(jīng)整形后的被測信號（ fx）從 CNT2 的時(shí)鐘輸入端 CLK 輸入。每個(gè)計(jì)數(shù)器中的 CEN 輸入端為時(shí)鐘使能端控制時(shí)鐘輸入。當(dāng)預(yù)置門信號為高電平（預(yù)置時(shí)間開始）時(shí)，被測信號的上升沿通過 D 觸發(fā)器的輸出端，同時(shí)啟動(dòng)兩個(gè)計(jì)數(shù)器計(jì)數(shù)；同樣，當(dāng)預(yù)置門信號為低電平（預(yù)置時(shí)間結(jié)束）時(shí)，被測信號的上升沿通過 D 觸發(fā)器的輸出端，同時(shí)關(guān)閉計(jì)數(shù)器的計(jì)數(shù)。 系統(tǒng)由分頻器、計(jì)數(shù)器 計(jì)數(shù)器 D 觸發(fā)器等組成。 分頻器出來的信號作為等精度測頻原理的預(yù)置閘門信號。其中 D 觸發(fā)器，計(jì)數(shù)器 2 和計(jì)數(shù)器 1 的作用與前 2 頁圖中所示相同。運(yùn)算模塊就是完成公式（ 1）的運(yùn)算。復(fù)位主要對分頻、計(jì)數(shù)器 1 和計(jì)數(shù)器 2 進(jìn)行清零操作。 測周原理 由于周期和頻率互為倒數(shù)，因此在測頻的原理中對換一下待測信號和時(shí)基信號的輸入通道就能完成周期的測量。 待測信號 Tx 通過脈沖形成電路取出一個(gè)周期方波信號加到門控電路 ,由上 圖 電路 對被測信號的高電平計(jì)數(shù)為 N1 和低電平計(jì)數(shù)為 N2?？捎上旅娴墓降茫? T1=T0/（ N1+N2） （ 6） 由該電路可以對相位差進(jìn)行測量，由下面公式得： 相位差 = ?360N2N1N1 ?? （ 7） 如果將該模塊和計(jì)數(shù)器連用，可以直接測頻、測周、測相。 14 第四章 系統(tǒng)硬件 的設(shè)計(jì) 與實(shí)現(xiàn) 系統(tǒng)的整體框圖 采用等精度測頻原理的頻率計(jì)系統(tǒng)組成方框圖 （如圖 41），其中 FPGA 完成基本的測頻、測周模塊及 8051 軟核等功能。 整形模塊對輸入波形進(jìn)行整形。按鍵來選擇測頻、測周及占空比。 通過對 8051 軟核進(jìn)行編寫程序?qū)y頻和測周模塊的數(shù)據(jù)進(jìn)行處理，并通過按鍵對測頻、測周及占空比的選擇。 8051 將計(jì)算的數(shù)據(jù)送到液晶屏上進(jìn)行顯示。通過 1602 顯示頻率值、周期值及 占空比。 按 鍵 控 制F P G A L C D 顯 示整 形信 號 輸 入 圖 41 等精度測頻原理的頻率計(jì)系統(tǒng)組成方框圖 K8051 單片機(jī)軟核實(shí)用系統(tǒng)構(gòu)建和軟件測試 K8051核在接上了 ROM 和 RAM 后就成為一個(gè)完整的 8051 或 8052 單片機(jī)了，圖 42 是 K8051核實(shí)用系統(tǒng)的最基本構(gòu)建頂層原理圖，主要由 4 個(gè)部件構(gòu)成： K8051 核。圖中的 CPU_Core 即 K8051 單片機(jī)核，由 VQM 原碼表述： ，可以直接調(diào)用。該元件可以與其他不同語言表述的元件一同綜合與編譯。 嵌入式鎖相環(huán) PLL50。鎖相環(huán)的調(diào)用方法可參考第 3 章，其輸入頻率設(shè)置為 20MHz，輸出頻率所在 90MHz 上， K8051 能接受的工作時(shí)鐘頻率上限取 決于 FPGA的速度級別。 程序 R