主流雙核微處理器技術分析及性能對比(編輯修改稿)
2024-10-07 13:27 本頁面
【文章內容簡介】 1MB二級緩存，兩個核心加起來一共擁有 2MB。 ? 由于處理器中的兩個內核都擁有獨立的緩存，因此必須保證每個物理內核的緩存信息必須保持一致，否則就會出現運算錯誤。 計算機體系結構課程論文課堂報告 ? 例如在系統(tǒng)的內存數據區(qū)記錄著 A＝ 1；如果Core1對此數據區(qū)進行讀寫操作，并且改寫為A＝ 0，那么 Core2的 cache也必須進行更新，把 A更新為 0，否則的話，在以后的操作中數據就會出錯。 ? 此即 cache數據的一致性問題，雙核心處理器需要“仲裁器”來作協調。 ? Intel將這個協調工作交給了北橋芯片：兩個核心需要同步更新處理器內緩存的數據時，需要通過前端總線再通過北橋作更新。 計算機體系結構課程論文課堂報告 技術剖析 AMD篇 ? AMD的技術架構為實現雙核和多核奠定了堅實的基礎 , 其 Athlon 64處理器內部整和了內存控制器 , 在當初Athlon 64設計時就為雙核心做了考慮。 ? AMD采用了 SRQ(System Request Queue,系統(tǒng)請求隊列 )技術 ,在工作的時候每一個核心都將其請求放在SRQ中 ,當獲得資源之后請求將會被送往相應的執(zhí)行核心 ,所以其緩存數據的一致性不需要通過北橋芯片 ,直接在處理器內部就可以完成。 ? AMD雙核心處理器的仲裁器是在 CPU內部而不是在北橋芯片上，所以在主板芯片組的選擇上要比 Intel雙核心處理器要寬松得多，甚至可以說與主板芯片組無關。 計算機體系結構課程論文課堂報告 ? 由于成本方面考慮 ,目前 AMD是采用雙核心共享單內存控制器的做法。 計算機體系結構課程論文
教學課件相關推薦
鄂ICP備17016276號-1