【文章內(nèi)容簡(jiǎn)介】 數(shù)據(jù)處理，廣泛使用的各種智能 IC 卡，民用豪華轎車的安全保障系統(tǒng)，錄象機(jī)、攝象機(jī) 、全自動(dòng)洗衣機(jī)的控制，以及程控玩具、電子寵物等等，這些都離不開單片機(jī)。更不用說自動(dòng)控制領(lǐng)域的機(jī)器人、智能儀表、醫(yī)療器械了。單片機(jī)廣泛應(yīng)用于儀器儀表、家用電器、醫(yī)用設(shè)備、航空航天、專用設(shè)備的智能化管理及過程控制等領(lǐng)域 。 設(shè)計(jì)采用芯片及其引腳介紹 本設(shè)計(jì)主要采用芯片 AT89C51， AT89C2051， CPLD 等設(shè)計(jì)構(gòu)成簡(jiǎn)易邏輯分析儀。其芯片圖及引腳介紹如下所示。 （ 1）芯片 AT89C51 AT89C51 及其引腳 AT89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器（ FPEROM—Flash Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器 。其內(nèi)部含有 128 字節(jié)的 RAM、32 個(gè)可編程 I/O 口線、兩個(gè) 16 為定時(shí) /計(jì)數(shù)器、一個(gè)五向量?jī)杉?jí)中斷結(jié)構(gòu)、一個(gè)全雙工串行通信口、片內(nèi)振蕩器及時(shí)鐘電路，同時(shí)，AT89C51 可降至 0Hz 的靜態(tài)邏輯操作，并支持兩種軟件可選的節(jié)電工作模式。如圖 所示。 邏輯分析儀的設(shè)計(jì) 10 圖 AT89C51 芯片圖 P0 口： P0 口為一個(gè) 8 位漏級(jí)開路雙向 I/O 口，每腳可吸收 8TTL門電流。當(dāng) P1 口的管腳第一次寫 1 時(shí)， 被定義為高阻輸入。 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù) /地址的第八位。在FIASH 編程時(shí)， P0 口作為原碼輸入口，當(dāng) FIASH 進(jìn)行校驗(yàn)時(shí)， P0 輸出原碼，此時(shí) P0 外部必須被拉高。 P1 口： P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 I/O 口， P1 口緩沖器能接收輸出 4TTL 門電流。 P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入， P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在 FLASH 編程和校驗(yàn)時(shí)， P1 口作為第八位地址接收。 P2 口： P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 口 緩沖器可接收，輸出 4 個(gè) TTL 門電流，當(dāng) P2 口被寫 “1”時(shí)，其管腳 將會(huì) 被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)， P2 口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。 P2 口當(dāng)用于外部程序存儲(chǔ)器或 16 位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)， P2 口輸出地址的高八位。在給出地址 “1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)， P2 口輸出其特殊功能寄存器的內(nèi)容。 P2 口在 FLASH 編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。 P3 口： P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 I/O 口，可接收輸出 4 個(gè) TTL 門電流。當(dāng) P3 口寫入 “1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平， P3 口將輸出電流邏輯分析儀的設(shè)計(jì) 11 （ ILL）這是由于上拉的緣故。 RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持 RST 腳兩個(gè)機(jī)器周期的高電平時(shí)間。 ALE/PROG：當(dāng)訪問外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。 /PSEN：外部程序存儲(chǔ)器的選通信號(hào)。 /EA/VPP：當(dāng) /EA 保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（ 0000HFFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。 XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工 作電路的輸入。 XTAL2：來自反向振蕩器的輸出。 （ 2） 芯片 AT89C2051 引腳介紹 AT89C2051 是一帶有 2K 字節(jié)閃速可編程可擦除只讀存儲(chǔ)器（ EEPROM）的低電壓，高性能 8 位 CMOS 微處理器。它采用ATMEL 的高密非易失存儲(chǔ)技術(shù)制造并和工業(yè)標(biāo)準(zhǔn) MCS51 指令集和引腳結(jié)構(gòu)兼容。通過在單塊芯片上組合通用的 CPLI 和閃速存儲(chǔ)器，ATMEL 的 AT89C2051 是一強(qiáng)勁的微型處理器，它對(duì)許多嵌入式控制應(yīng)用提供一定高度靈活和成本低的解決辦法。 其芯片圖如圖 所示。 圖 AT89C2051 引腳圖 引腳說明 VCC：電源電壓。 GND：地。 P1 口： P1 口是一個(gè) 8 位雙向 I/O 口?？谝_ ~ 提供內(nèi)部上拉電阻， 和 要求外部上拉電阻。 和 還分別作為片內(nèi)精密模擬比較器的同相輸入 (ANI0)和反相輸入 (AIN1)。 P1 口輸出邏輯分析儀的設(shè)計(jì) 12 緩沖器可吸收 20mA 電流并能直接驅(qū)動(dòng) LED 顯示。當(dāng) P!口引腳寫入“1”時(shí)，其可用作輸入端，當(dāng)引腳 ~ 用作輸入并被外部拉低時(shí)，它們將因內(nèi)部的寫入 “1”時(shí)，其可用作輸入端。當(dāng)引腳 ~用作輸入并被外部拉低時(shí)，它們將因內(nèi)部的上拉 電阻而流出電流。 P3 口： P3 口的 ~、 是帶有內(nèi)部上拉電阻 的七個(gè)雙向I/O 口引腳。 用于固定輸入片內(nèi)比較器的輸出信號(hào)并且它作為一通用 I/O 引腳而不可訪問。 P3 品緩沖器可吸收 20mA 電流。當(dāng) P3 口寫入 “1”時(shí)，它們被內(nèi)部上拉電阻拉高并可用作輸入端。用作輸入時(shí)，被外部時(shí)拉低的 P3 口腳將用上拉電阻而流出電流。 下表 是 P3 口引腳作用。 表 P3口引腳作用 引腳口 功能 RXD 串行輸入端口 TXD 串行輸入端口 INT0 外中斷 0 INT1 外中斷 1 T0定時(shí)器 0 外部輸入 T1定時(shí)器 1 外部輸入 P3 口還接收一些用于閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。 RST：復(fù)位輸入。 RST 一旦變成高電平所有的 I/O 引腳就復(fù)位到“1”。當(dāng)振蕩器正在運(yùn)行時(shí)，持續(xù)給出 RST 引腳兩個(gè)機(jī)器周期的高電平便可完成復(fù)位。每一個(gè)機(jī)器周期需 12 個(gè)振蕩器或時(shí)鐘周期。 XTAL1：作為振蕩器反相器的輸入和內(nèi)部時(shí)鐘發(fā)生器的輸入。 XTAL2：作為振蕩器反相放大器的輸出。 性能指標(biāo)和 MCS51 產(chǎn)品兼容； 2KB 可重編程 FLASH 存儲(chǔ)器（ 10000 次）； ；全靜態(tài)工作： 0Hz24MHz； 2 級(jí)程序存儲(chǔ)器保密鎖定； 128*8 位內(nèi)部 RAM； 15 條可編程 I/O 線；兩個(gè) 16位定時(shí)器 /計(jì)數(shù)器； 6 個(gè)中斷源；可編程串行通道；高精度電壓比較器（ ， ， ）；直接驅(qū)動(dòng) LED 的輸出端口。 （ 3） 芯片 DAC0832 引腳介紹 DAC0832 的芯片如圖 所示。 邏輯分析儀的設(shè)計(jì) 13 圖 33 DAC0832 DAC0832 是 8 分辨率的 D/A 轉(zhuǎn)換集成芯片。與微處理器完全兼容。這個(gè) DA 芯片以其價(jià)格低廉、接口簡(jiǎn)單、轉(zhuǎn)換控制容易等優(yōu)點(diǎn)，在單片機(jī)應(yīng)用系統(tǒng)中得 到廣泛的應(yīng)用。 D/A 轉(zhuǎn)換器由 8 位輸入鎖存器、 8 位 DAC 寄存器、 8 位 D/A 轉(zhuǎn)換電路及轉(zhuǎn)換控制電路構(gòu)成。 DAC0832 的主要特性參數(shù)如下： 分辨率為 8 位；電流穩(wěn)定時(shí)間 1us；可單緩沖、雙緩沖或直接數(shù)字輸入；只需在滿量程下調(diào)整其線性度；單一電源供電（ +5V～+15V）；低功耗， 200mW。 DAC0832 結(jié)構(gòu)： D0~D7：數(shù)字信號(hào)輸入端。 ILE：輸入寄存器允許，高電平有效。 CS：片選信號(hào)，低電平有效。 WR1：寫信號(hào) 1，低電平有效。 XFER：傳送控制信號(hào)，低電平有效。 WR2：寫信號(hào) 2，低電平有效。 IOUT IOUT2： DAC 電流輸出端。 Rfb：是集成在片內(nèi)的外接運(yùn)放的反饋電阻。 Vref：基準(zhǔn)電壓（ 10~10V）。 Vcc：是源電壓（ +5~+15V）。 AGND：模擬地 NGND：數(shù)字地，可與 AGND 接在一起使用。 DAC0832 的工作方式： 根據(jù)對(duì) DAC0832 的數(shù)據(jù)鎖存器和 DAC 寄存器的不同的控制方式， DAC0832 有三種工作方式：直通方式、單緩沖方式和雙緩沖方式。 邏輯分析儀的設(shè)計(jì) 14 數(shù)字信號(hào)發(fā)生器模塊的實(shí)現(xiàn) 數(shù)字信號(hào)發(fā)生器由 8 路信號(hào)產(chǎn)生電路、循環(huán)移位寄存器、 100Hz時(shí)鐘產(chǎn)生電路和邏輯信號(hào)輸出部分 構(gòu)成。在這里使用一片小單片機(jī)AT89C2051 作為信號(hào)發(fā)生器，通過 8 路開關(guān)設(shè)置循環(huán)移位元邏輯信號(hào)序列，輸入 AT89C2051 的 P1 口，由 2051 內(nèi)部定時(shí)在 產(chǎn)生100Hz 的時(shí)鐘信號(hào)，在 輸出預(yù)置波形，通過移位寄存器 74HC164產(chǎn)生 8 路循環(huán)移位元信號(hào)。如圖 所示。 圖 數(shù)字信號(hào)發(fā)生模塊 其硬件電路連接圖如下圖 所示。 AT89C2051 8 74HC164 DS1 Q0~Q7 DS2 8 路循環(huán)移位序列輸出 100Hz 時(shí)鐘信號(hào)輸出 CLK 開關(guān)置入 0， 1 序 列 邏輯分析儀的設(shè)計(jì) 15 圖 35 數(shù)字信號(hào)發(fā)生硬件電路圖 信號(hào)采集處理 電路設(shè)計(jì)與實(shí)現(xiàn) 邏輯分析儀的信號(hào)采集是在時(shí)鐘作用 下按節(jié)拍進(jìn)行的 ,時(shí)鐘信號(hào)采用外部輸入。 本文主要運(yùn)用 數(shù)據(jù)采集系統(tǒng)，通過傳感器對(duì)設(shè)備的 電壓或者 電流 信號(hào)進(jìn)行采樣、保持，并送入 A/D 轉(zhuǎn)換器 變成數(shù)字信號(hào)，然后將該信號(hào) 通過功能控制系統(tǒng)進(jìn)行轉(zhuǎn)換傳輸 存放 儲(chǔ)存在 RAM 中。然后通過多通道進(jìn)行傳輸 經(jīng)過模擬開關(guān)后再進(jìn)入 A/D 轉(zhuǎn)換器。 CPLD 是整個(gè)系統(tǒng)的控制核心，他控制采集通道的切換、 A/D 轉(zhuǎn)換器的啟 /停、轉(zhuǎn)換后的數(shù)據(jù)在 RAM 中的存放地址發(fā)生器、產(chǎn)生中斷請(qǐng)求 然后再通過 RAM 將數(shù)據(jù)傳出 。 本設(shè)計(jì)信號(hào)采集處理電路由運(yùn)放 LM324 組成的D/A 電阻網(wǎng)絡(luò)組成，八路輸入信號(hào)通過電壓比較器 LM324 和 D/A 轉(zhuǎn)換器 DAC0832 提供的基準(zhǔn)電壓作比較后，作為存儲(chǔ)單片的輸入， 8 路信號(hào)接入 LM324 同相輸入端，可以 獲得較大阻抗。如圖 所示。 邏輯分析儀的設(shè)計(jì) 16 圖 信號(hào)采集處理電路 該模塊的設(shè)計(jì)思路是：由雙 CPU 系統(tǒng)控制對(duì)數(shù)字信號(hào)發(fā)生器輸出的數(shù)字信號(hào)進(jìn)行采樣存儲(chǔ)，再經(jīng)過一系列的信號(hào)處理，在模擬示波器上復(fù)現(xiàn)出來。從模擬示波器波形顯示原理可知，只要在 Y 軸（縱軸）輸入一個(gè)電壓信號(hào)，同時(shí)在 X 軸（橫軸）加上一個(gè)同頻的鋸齒波掃描電壓，便可在示波器上復(fù)現(xiàn)電壓信號(hào)的波形。為此必須設(shè)計(jì)相應(yīng)的X、 Y 的輸出電壓信號(hào)。本設(shè)計(jì)在單片機(jī)的控制下，經(jīng)數(shù)模轉(zhuǎn)換電路D/A 分別向示波器的 X， Y 軸輸出鋸齒波同步信號(hào)、被采樣波形信號(hào)，以復(fù)現(xiàn)被采樣存儲(chǔ)的波形。在這， 根據(jù)設(shè)計(jì)要求（ 8 路信號(hào)通道，包括 8 位 X 通道和 8 位 Y 通道，）我們采用有 8 位輸出通道、兩級(jí)鎖存控制功能、能夠?qū)崿F(xiàn)多通道 D/A 的同步轉(zhuǎn)換輸出的 DAC0832芯片。由此可知該模塊的工作原理如下： 單片機(jī)控制程序先向 Y 軸輸入被采樣存儲(chǔ)在 RAM 中的波形數(shù)據(jù)，經(jīng) DAC0832 內(nèi)部的 D/A 電阻網(wǎng)絡(luò)生成階梯波，選通 Y 軸DAC0832 中的第 1 鎖存器并被鎖存；向 X 軸送入對(duì)應(yīng)的鋸齒波數(shù)據(jù)（該數(shù)據(jù)是由 D/A 生成的階梯波經(jīng)一個(gè) LM324 組成的低通濾波器濾波后，再送入 LM324 構(gòu)成的電壓跟隨器而轉(zhuǎn)換出鋸齒波。但是實(shí)踐證明，通過這種方式生 成的波形并不理想。為了得到理想的鋸齒波，我們一改常規(guī)思維，著手從軟件的角度考慮，我們要將階梯波轉(zhuǎn)換成鋸齒波，可以增加階梯數(shù)，減小階梯幅度，當(dāng)離散的數(shù)字量增加到一定量時(shí)可以近似看成模擬量，如圖 所示。），這個(gè)寫信號(hào)選通 X 軸DAC0832 中的第 1 鎖存器；然后通過向外部存儲(chǔ)器寫數(shù)據(jù)指令產(chǎn)生的邏輯分析儀的設(shè)計(jì) 17 譯碼信號(hào) DAC—— X+Y，將在 X， Y 軸第 1 鎖存器鎖存的數(shù)據(jù)與100HZ 的時(shí)鐘信號(hào)同步送出并進(jìn)行 D/A 轉(zhuǎn)換，再將轉(zhuǎn)換結(jié)果送到示波器，從而達(dá)到在示波器上顯示波形的目的。 圖 模擬波形 功能實(shí)現(xiàn)模塊 按鍵實(shí)現(xiàn)電路 本設(shè)計(jì)采用 4 4 標(biāo)準(zhǔn)的行列鍵盤，通過 8 個(gè) I/O 口控制 16 個(gè)鍵，采用線反轉(zhuǎn)法行列鍵盤掃描。在單片機(jī)系統(tǒng)中為了擴(kuò)大同一個(gè) I/O口的鍵盤個(gè)數(shù)，則采用了行列式鍵盤接法，就是交叉相接。如圖 所示： 邏輯分析儀的設(shè)計(jì) 18 E A /V P P31X T A L 119X T A L 218R E S E T9P ( R D )17P ( W R )16P ( I N T 0)12P ( I N T 1)13P ( T 0)14P ( T 1)15T 2/ P 1T 2/ E X /P 2P 3P 4P 5P 6P 7P 8P ( A D 0)39P ( A D 1)38P ( A D 2)37P ( A D 3)36P ( A D 4)35P ( A D 5)34P ( A D 6)33P ( A D 7)32P ( A 8)21P ( A 9)22P ( A 10)23P ( A 11)24P ( A 12)25P ( A 13)26P ( A 14)27P (