【文章內(nèi)容簡(jiǎn)介】 。則中斷處理過(guò)程和各時(shí)間段如圖 所示。當(dāng)三個(gè)設(shè)備同時(shí)發(fā)出中斷請(qǐng)求時(shí)，依次處理設(shè)備 A、 B、 C的時(shí)間如下： tA = 2TM +3TDC + TS + TA + TR （下標(biāo)分別為 A,M,DC,S,A,R） tB = 2TM +2TDC + TS + TB+ TR (下標(biāo)分別為 B,M,DC,S,B,R） tC = 2TM + TDC + TS + TC + TR （下標(biāo)分別為 C,M,DC,S,C,R） 達(dá)到中斷飽和的時(shí)間為： T = tA + tB + tC 中斷極限頻率為： f = 1 / T 6 某計(jì)算機(jī)有圖 2所示的功能部件，其中 M為主存，指令和數(shù)據(jù)均存放在其中， MDR為主存數(shù)據(jù)寄存器， MAR為主存地址寄存器， R0～ R3為通用寄存器， IR為指令寄存器， PC為程序計(jì)數(shù)器（具有自動(dòng)加 1功能）， C、 D為暫存寄存器， ALU為算術(shù)邏輯單元，移位器可左移、右移、直通傳送。 (1)將所有功能部件連接起來(lái)，組成完整的數(shù)據(jù)通路，并用單向或雙向箭頭表示信息傳送方向。 (2)畫(huà)出“ ADD R1，（ R2）”指令周期流程圖。該指令的含義是將 R1中的數(shù)與（ R2）指示的主存單元中的數(shù)相加，相加的結(jié)果直通傳送至 R1中。 (3)若另外增加一個(gè)指令存貯器，修改數(shù)據(jù)通路，畫(huà)出⑵的指令周期流程圖。 解： （ 1）各功能部件聯(lián)結(jié)成如圖所示數(shù)據(jù)通路： （ 2）此指令為 RS型指令，一個(gè)操作數(shù)在 R1中，另一個(gè)操作數(shù)在 R2為地址的內(nèi)存單元中，相加結(jié)果放在 R1中。 移位器 移位器 D C PC aIR R3 R2 R1 R0 MAR M MDR ALU +1 （ R2）→ MAR M →MDR→ D （ C） +（ D）→ R1 （ PC ） → MAR M→ MDR→ IR，（ PC）+ 1 （ R1）→ C 譯碼 送當(dāng)前指令地址到 MAR 取當(dāng)前指令到 IR，PC+1，為取下條指令做好準(zhǔn)備 ① 取 R1操作數(shù)→C暫存器。 ② R2 中的內(nèi)容是內(nèi)存地址 ③ 從內(nèi)存取出數(shù)→ D 暫存器 ④ 暫存器 C 和 D中的數(shù)相加后送 R1 7 參見(jiàn)圖 1，這是一個(gè)二維中斷系統(tǒng)，請(qǐng)問(wèn)： ① 在中斷情況下， CPU和設(shè)備的優(yōu)先級(jí)如何考慮？請(qǐng)按降序排列各設(shè)備的中斷優(yōu)先級(jí)。 ② 若 CPU現(xiàn)執(zhí)行設(shè)備 C的中斷服務(wù)程序，IM2， IM1， IM0的狀態(tài)是什么？如果 CPU執(zhí)行設(shè)備H的中斷服務(wù)程序， IM2， IM1， IM0的狀態(tài)又是什么？ ③ 每一級(jí)的 IM能 否對(duì)某個(gè)優(yōu)先級(jí)的個(gè)別設(shè)備單獨(dú)進(jìn)行屏蔽？如果不能，采取什么方法可達(dá)到目的？ ④ 若設(shè)備 C一提出中斷請(qǐng)求， CPU立即進(jìn)行響應(yīng)，如何調(diào)整才能滿足此要求？ 解： (1)在中斷情況下， CPU的優(yōu)先級(jí)最低。 各設(shè)備優(yōu)先級(jí)次序是 :ABCDEFGHICPU (2)執(zhí)行設(shè)備 B的中斷服務(wù)程序時(shí) IM0IM1IM2=111；執(zhí)行設(shè)備 D的中斷服務(wù)程序時(shí) IM0IM1IM2=011。 (3)每一級(jí)的 IM標(biāo)志不能對(duì)某優(yōu)先級(jí)的個(gè)別設(shè)備進(jìn)行單獨(dú)屏蔽?？蓪⒔涌谥械?BI（中斷允許）標(biāo)志清“ 0”，它禁止設(shè)備發(fā)出中斷請(qǐng)求。 (4)要使 C的中斷請(qǐng)求及時(shí)得到響應(yīng)，可將 C從第二級(jí)取出，單獨(dú)放在第三級(jí)上，使第三級(jí)的優(yōu)先級(jí)最高，即令 IM3=0即可 。 8 已知 x=001111， y=+011001,求： ① [x]補(bǔ)， [x]補(bǔ)， [y]補(bǔ)， [y]補(bǔ)； ② x+y,xy,判斷加減運(yùn)算是否溢出。 解： [x]原 =100111 [x]補(bǔ) =1110001 [x]補(bǔ) =0001111 [y]原 =0011001 [y]補(bǔ) =0011001 [y]補(bǔ) =1100111 X+y=0001010 xy=1011000 13 機(jī)器字長(zhǎng) 32位，常規(guī)設(shè)計(jì)的物理存儲(chǔ)空間≤ 32M，若將物理存儲(chǔ)空間擴(kuò)展到 256M，請(qǐng)?zhí)岢鲆环N設(shè)計(jì)方案。 解： 用多體交叉存取方案，即將主存分成 8個(gè)相互獨(dú)立、容量相同的模塊 M0， M1， M2?， M7，每個(gè)模塊 32M 32位。它們各自具備一套地址寄存器、數(shù)據(jù)緩沖器，各自以等同的方式與CPU傳遞信息，其組成如圖 12 有兩個(gè)浮點(diǎn)數(shù) N1=2j1 S1,N2=2j2 S2，其中階碼用 4位移碼、尾數(shù)用 8位原碼表示（含 1位符號(hào)位）。設(shè) j1=(11)2,S1=(+)2,j2=(10)2,S2=(+)2，求 N1+N2，寫(xiě)出運(yùn)算步驟及結(jié)果。 解： (1)浮點(diǎn)乘法規(guī)則： N1 N2 =（ 2j1 S1） （ 2j2 S2） = 2（ j1+j2） （ S1 S2） (2)碼求和： 0 8 j1 + j2 = 0 (3)尾數(shù)相乘： 被乘數(shù) S1 =，令乘數(shù) S2 = ，尾數(shù)絕對(duì)值相乘得積的絕對(duì)值，積的符號(hào)位 = 0⊕ 0 = 0。按無(wú)符號(hào)陣乘法器運(yùn)算得： N1 N2 = 20 （ 4）尾數(shù)規(guī)格化、舍入（尾數(shù)四位） N1 N2 = （ + ） 2 = （ +） 2 2（ 01） 2 9 圖 2所示為雙總線結(jié)構(gòu)機(jī)器的數(shù)據(jù)通路， IR為指令寄存器， PC為程序計(jì)數(shù)器（具有自增功能）， M為主存（受 R/W信號(hào)控制），AR為地址寄存器， DR為數(shù)據(jù)緩沖寄存器， ALU由加、減控制信號(hào)決定完成何種操作，控制信號(hào) G控制的是一個(gè)門電路。另外，線上標(biāo)注有小圈表示有控制信號(hào)，例中 yi表示 y寄存器的輸入控制信號(hào)， R1o為寄存器 R1的輸出控制信號(hào)，未標(biāo)字符的線為直通線，不受控制。 ① “ ADD R2,R0”指令完成 (R0)+(R2)→ R0的功能操作，畫(huà)出其指令周期流程圖，假設(shè)該指令的地址已放入 PC中。并在流程圖每一個(gè) CPU周期右邊列出相應(yīng)的微操作控制信號(hào)序列。 ② 若將（取指周期）縮短為一個(gè) CPU周期，請(qǐng)先畫(huà)出修改數(shù)據(jù)通路，然后畫(huà)出指令周期流程圖。 解： （ 1）“ ADD R2， R0”指令是一條加法指令，參與運(yùn)算的兩個(gè)數(shù)放在寄存器 R2和 R0中，指令周期流程圖包括取指令階段和執(zhí)行指令階段兩部分（為簡(jiǎn)單起見(jiàn)，省去了“→”號(hào)左邊各寄存器代碼上應(yīng)加的括號(hào)）。根據(jù)給定的數(shù)據(jù)通路圖，“ ADD R2， R0”指令的詳細(xì)指令周期流程圖下如圖 a 所示，圖的右邊部分標(biāo)注了每一個(gè)機(jī)器周期中用到的微操作控制信號(hào)序列。（ 2） SUB減法指令周期流程圖見(jiàn)下圖 b所示。 14 某機(jī)的指令格式如下所示 X為尋址特征位： X=00：直接尋址； X=01：用變 址寄存器 RX1尋址； X=10：用變址寄存器 RX2尋址； X=11：相對(duì)尋址 設(shè) (PC)=1234H,(RX1)=0037H,(RX2)=1122H（ H代表十六進(jìn)制數(shù)），請(qǐng)確定下列指令中的有效地址： ① 4420H ② 2244H ③ 1322H ④ 3521H 解 : 1） X=00 , D=20H ,有效地址 E=20H 2) X=10 , D=44H ,有效地址 E=1122H+44H=1166H 3) X=11 , D=22H ,有效地址 E=1234H+22H=1256H 4) X=01 , D=21H ,有效地址 E=0037H+21H=0058H 5） X=11 , D=23H ,有效地址 E=1234H+23H=1257H 15 圖 1為某機(jī)運(yùn)算器框圖， BUS1～ BUS3為 3條總線，期于信號(hào)如 a、 h、 LDR0～ LDR S0～ S3等均為電位或脈沖控制信號(hào)。 ① 分析圖中哪些是相容微操作信號(hào)？哪些是相斥微操作信號(hào)？ ② 采用微程序控制方式，請(qǐng)?jiān)O(shè)計(jì)微指令格式，并列出各控制字段的編碼表。 解： 1）相容微操作信號(hào) LRSN 相斥微操作信號(hào) a,b,c,d 2）當(dāng) 24個(gè)控制信號(hào)全部用微指令產(chǎn)生時(shí)，可采用字段譯碼法進(jìn)行編碼控制，采用的微指令格式如下（其中目地操作數(shù)字段與打入信號(hào)段可結(jié)合并公用，后者加上節(jié)拍脈沖控制即可）。 3位 3位 5位 4位 3位 2位 X 目的操作數(shù) 源操作數(shù) 運(yùn)算操作 移動(dòng)操作 直接控制 判別 下址字段 編碼表如下： 目的 操作數(shù)字段 源操作數(shù)字段 運(yùn)算操作字段 移位門字段 直接控制字段 001 a, LDR0 010 b, LDR1 011 c, LDR2 100 d, LDR3 001 e 010 f 011 g 100 h MS0S1S2S3 L, R, S, N i, j, +1 19 CPU執(zhí)行一段程序時(shí)， cache完成存取的次數(shù)為 2420次，主存完成的次數(shù)為 80次，已知 cache存儲(chǔ)周期為 40ns，主存存儲(chǔ)周期為 200ns，求 cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。 P94例 6 20 某機(jī)器單字長(zhǎng)指令為 32位，共有 40條指令，通用寄存器有 128個(gè)，主存最大尋址空間為 64M。尋址方式有立即尋址、直接尋址、寄存器尋址、寄存器間接尋址、基值尋址、相對(duì)尋址六種。請(qǐng)?jiān)O(shè)計(jì)指令格式，并做必要說(shuō)明。 21 一條機(jī)器指令的指令周期包括取指（ IF） 、譯碼（ ID）、執(zhí)行（ EX）、寫(xiě)回（ WB）四個(gè)過(guò)程段，每個(gè)過(guò)程段 1個(gè)時(shí)鐘周期 T完成。 先段定機(jī)器指令采用以下三種方式執(zhí)行：①非流水線（順序）方式，②標(biāo)量流水線方式，③超標(biāo)量流水線方式。 請(qǐng)畫(huà)出三種方式的時(shí)空?qǐng)D，證明流水計(jì)算機(jī)比非流水計(jì)算機(jī)具有更高的吞吐率。 P163 22 CPU的數(shù)據(jù)通路如圖 1所示。運(yùn)算器中 R0～ R3為通用寄存器， DR為數(shù)據(jù)緩沖寄存器， PSW為狀態(tài)字寄存器。 Dcache為數(shù)據(jù)存儲(chǔ)器， Icache為指令存儲(chǔ)器，PC為程序計(jì)數(shù)器（具有加 1功能）， IR為指令寄存器。單線箭頭信號(hào)均為微操作控制信號(hào)（電位或脈沖），如 L