【正文】 電大計算機組成原理試題庫及答案小抄 1 從器件角度看，計算機經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計算機仍屬于（ B）計算機。 A 并行 B 馮 諾依曼 C 智能 D 串行 2 某機字長 32位，其中 1位表示符號位。若用定點整數(shù)表示，則最小負(fù)整數(shù)為（ A）。 A (2311) B (2301) C (231+1) D (230+1) 3 以下有關(guān)運算器的描述，（ C ）是正確的。 A 只做加法運算 B 只做算術(shù)運算 C 算術(shù)運算與邏輯運算 D 只做邏輯運算 4 EEPROM是指（ D ） A 讀寫存儲器 B 只讀存儲器 C 閃速存儲器 D 電擦除可編程只讀存儲器 5 常用的虛擬存儲系統(tǒng)由（ B ）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。 A cache主存 B 主存 輔存 C cache輔存 D 通用寄存器 cache 6 RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（ D ） A 棧頂和次棧頂 B 兩個主存單元 C 一個主存單元和一個通用寄存器 D 兩個通用寄存器 7 當(dāng)前的 CPU由（ B ）組成。 A 控制器 B 控制器、運算器、 cache C 運算 器、主存 D 控制器、 ALU、主存 8流水 CPU是由一系列叫做 “ 段 ” 的處理部件組成。和具備 m個并行部件的 CPU相比，一個 m段流水 CPU的吞吐能力是（ A ）。 A 具備同等水平 B 不具備同等水平 C 小于前者 D 大于前者 9 在集中式總線仲裁中，（ A ）方式響應(yīng)時間最快。 A 獨立請求 B 計數(shù)器定時查詢 C 菊花鏈 D 10 CPU中跟蹤指令后繼地址的寄存器是（ C ）。 A 地址寄存器 B 指令計數(shù)器 C 程序計數(shù)器 D 指令寄存器 11從信息流的傳輸速度來看， （ A ）系統(tǒng)工作效率最低。 A 單總線 B 雙總線 C 三總線 D 多總線 12單級中斷系統(tǒng)中， CPU一旦響應(yīng)中斷，立即關(guān)閉（ C ）標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。 A 中斷允許 B 中斷請求 C 中斷屏蔽 D DMA請求 13下面操作中應(yīng)該由特權(quán)指令完成的是（ B ）。 A 設(shè)置定時器的初值 B 從用戶模式切換到管理員模式 C 開定時器中斷 D 關(guān)中斷 14馮 諾依曼機工作的基本方式的特點是（ B ）。 A 多指令流單數(shù)據(jù)流 B 按地址訪 問并順序執(zhí)行指令 C 堆棧操作 D 存貯器按內(nèi)容選擇地址 15在機器數(shù)（ B ）中，零的表示形式是唯一的。 A 原碼 B 補碼 C 移碼 D 反碼 16在定點二進(jìn)制運算器中，減法運算一般通過（ D ）來實現(xiàn)。 A 原碼運算的二進(jìn)制減法器 B 補碼運算的二進(jìn)制減法器 C 原碼運算的十進(jìn)制加法器 D 補碼運算的二進(jìn)制加法器 17某計算機字長 32位，其存儲容量為 256MB，若按單字編址，它的尋址范圍是（ D ）。 A 0— 64MB B 0— 32MB C 0— 32M D 0— 64M 18主存貯器和 CPU之間增加 cache的目的是（ A ）。 A 解決 CPU 和主存之間的速度匹配問題 B 擴大主存貯器容量 C 擴大 CPU 中通用寄存器的數(shù)量 D 既擴大主存貯器容量，又?jǐn)U大 CPU 中通用寄存器的數(shù)量 19單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需采用（ C ）。 A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式 20同步控制是（ C ）。 A 只適用于 CPU 控制的方式 B 只適用于外圍設(shè)備控制的方式 C 由統(tǒng)一時序信號控制的方式 D 所 有指令執(zhí)行時間都相同的方式 21描述 PCI總線中基本概念不正確的句子是（ CD ）。 A PCI 總線是一個與處理器無關(guān)的高速外圍設(shè)備 B PCI 總線的基本傳輸機制是猝發(fā)式傳送 C PCI設(shè)備一定是主設(shè)備 D 系統(tǒng)中只允許有一條 PCI總線 22 CRT的分辨率為 1024 1024像素，像素的顏色數(shù)為 256，則刷新存儲器的容量為（ B ） A 512KB B 1MB C 256KB D 2MB 23為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用（ B ）。 A 通用寄存器 B 堆棧 C 存儲器 D 外存 24特權(quán)指令是由（ C ）執(zhí)行的機器指令。 A 中斷程序 B 用戶程序 C 操作系統(tǒng)核心程序 D I/O程序 25虛擬存儲技術(shù)主要解決存儲器的（ B ）問題。 A 速度 B 擴大存儲容量 C 成本 D 前三者兼顧 26引入多道程序的目的在于（ A ）。 A 充分利用 CPU，減少等待 CPU時間 B 提高實時響應(yīng)速度 C 有利于代碼共享，減少主輔存信息交換量 D 充分利用存儲器 27下列數(shù)中最小的數(shù)是（ C ） A （ 101001） 2 B （ 52） 8 C （ 101001） BCD D （ 233） 16 28某 DRAM芯片，其存儲容量為 512 8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（ D ）。 A 8， 512 B 512， 8 C 18， 8 D 19， 8 29在下面描述的匯編語言基本概念中，不正確的表述是（ D ）。 A 對程序員的訓(xùn)練要求來說，需要硬件知識 B 匯編語言對機器的依賴性高 C 用匯編語言編寫程序的難度比高級語言小 D 匯編語言編寫的程序執(zhí)行速度比高級語言慢 30交叉存儲器實質(zhì)上是一種多模塊存儲器 ，它用（ A ）方式執(zhí)行多個獨立的讀寫操作。 A 流水 B 資源重復(fù) C 順序 D 資源共享 31寄存器間接尋址方式中，操作數(shù)在（ B ）。 A 通用寄存器 B 主存單元 C 程序計數(shù)器 D 堆棧 32機器指令與微指令之間的關(guān)系是（ A ）。 A 用若干條微指令實現(xiàn)一條機器指令 B 用若干條機器指令實現(xiàn)一條微指令 C 用一條微指令實現(xiàn)一條機器指令 D 用一條機器指令實現(xiàn)一條微指令 33描述多媒體 CPU基本概念中，不正確的是（ CD ）。 A 多媒體 CPU 是帶 有 MMX技術(shù)的處理器 B MMX 是一種多媒體擴展結(jié)構(gòu) C MMX 指令集是一種多指令流多數(shù)據(jù)流的并行處理指令 D 多媒體 CPU 是以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的 CISC機器 34在集中式總線仲裁中，（ A ）方式對電路故障最敏感。 A 菊花鏈 B 獨立請求 C 計數(shù)器定時查詢 D 35流水線中造成控制相關(guān)的原因是執(zhí)行（ A ）指令而引起。 A 條件轉(zhuǎn)移 B 訪內(nèi) C 算邏 D 無條件轉(zhuǎn)移 36 PCI總線是一個高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線。下面描述中不正確的是（ B ）。 A 采 用 同 步 定 時 協(xié)議 B 采用分布式仲裁策略 C 具有自動配置能力 D 適合于低成本的小系統(tǒng) 37下面陳述中，不屬于外圍設(shè)備三個基本組成部分的是（ D ）。 A 存儲介質(zhì) B 驅(qū)動裝置 C 控制電路 D 計數(shù)器 38中斷處理過程中，（ B ）項是由硬件完成。 A 關(guān)中斷 B 開中斷 C 保存 CPU現(xiàn)場 D 恢復(fù) CPU現(xiàn)場 39 IEEE1394是一種高速串行 I/O標(biāo)準(zhǔn)接口。以下選項中，（ D ）項不屬于 IEEE1394的協(xié)議集。 A 業(yè)務(wù)層 B 鏈路 層 C 物理層 D 串行總線管理 40運算器的核心功能部件是（ B ）。 A 數(shù)據(jù)總線 B ALU C 狀態(tài)條件寄存器 D 通用寄存器 41某單片機字長 32位，其存儲容量為 4MB。若按字編址，它的尋址范圍是（ A ）。 A 1M B 4MB C 4M D 1MB 42某 SRAM芯片，其容量為 1M 8位，除電源和接地端外，控制端有 E和 R/W，該芯片的管腳引出線數(shù)目是（ D ）。 A 20 B 28 C 30 D 32 43雙端口存儲器所以能進(jìn)行高 速讀 /寫操作，是因為采用（ D ）。 A 高速芯片 B 新型器件 C 流水技術(shù) D 兩套相互獨立的讀寫電路 44單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采用（ C ）。 A 堆棧尋址方式 B 立即尋址方式 C 隱含尋址方式 D 間接尋址方式 45為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（ C ）。 A 用程序計數(shù)器 PC 來產(chǎn)生后繼微指令地址 B 用微程序計數(shù)器 181。PC 來產(chǎn)生后繼微指令地址 C 通過微指令順序控制字段由設(shè)計者 指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址 D 通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址 簡答 +證明 計算題 +分析題 +設(shè)計題 36 設(shè)兩個浮點數(shù) N1= 1 假設(shè)主存容量 16M 32位 3 設(shè) x=18， y=+ 49 刷新存儲器（簡稱刷存 2 指令和數(shù)據(jù)都用二進(jìn)制 5 圖 1所示的系統(tǒng)中 50 一盤組共 11片，記錄面 4 用定量分析方法證明多 6 某計算機有圖 2所 45 圖 1所示為傳送（ M 10 列表比較 CISC處理機 7 參見圖 1，這是一個 11 設(shè)存儲器容量為 128M 8 已知 x=00111 15 PCI總線中三種橋的 13 機器字長 32位，常規(guī)設(shè) 17 畫圖說明現(xiàn)代計算 12 有兩個浮點數(shù) N1 18 CPU中有哪幾類主 9 圖 2所示為雙總線結(jié)構(gòu) 24 簡要總結(jié)一下，采用 14 某機的指令格式 7 一臺機器的指令系統(tǒng) 15 圖 1為某機運算器框 25求證： [y]補 =[y]補 19 CPU執(zhí)行一段程序時， 29 設(shè)由 S， E， M三個域組 20 某機器單字長指令為 30 畫出單級中斷處理 21 一條機器指令的指令 35 寫出下表尋址方式 22 CPU的數(shù)據(jù)通路如 40 為什么在計算機系 4 CPU執(zhí)行一段程序時 41 何謂指令周期？ C 27 某計算機的存儲系 47 比較 cache與虛存 28 圖 1所示為雙總線 48 設(shè) [N]補 =anan1? a 31 某加法器進(jìn)位鏈小 1 假設(shè)主存容量 16M 32位， Cache容量 64K 32位，主存與 Cache之間以每塊 4 32位大小傳送數(shù)據(jù)，請確定直接映射方式的有關(guān)參數(shù)，并畫出內(nèi)存地址格式。 解： 64條指令需占用操作碼字段（ OP） 6位，源寄存器和目標(biāo)寄存器各 4位，尋址模式（ X） 2位，形式地址（ D） 16位，其指令格式如下： 31 26 25 22 21 18 17 16 15