【正文】 . . . .1. 什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個(gè)更重要？解：P3計(jì)算機(jī)系統(tǒng)——計(jì)算機(jī)硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或邏輯的綜合體。計(jì)算機(jī)硬件——計(jì)算機(jī)的物理實(shí)體。計(jì)算機(jī)軟件——計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。5. 馮?諾依曼計(jì)算機(jī)的特點(diǎn)是什么？解：馮氏計(jì)算機(jī)的特點(diǎn)是：P9? 由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；? 指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲(chǔ)器中；? 指令由操作碼、地址碼兩大部分組成；? 指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；? 以運(yùn)算器為中心（原始馮氏機(jī)）。7. 解釋下列概念：主機(jī)、CPU、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長(zhǎng)、存儲(chǔ)容量、機(jī)器字長(zhǎng)、指令字長(zhǎng)。解：P10主機(jī)——是計(jì)算機(jī)硬件的主體部分，由CPU+MM（主存或內(nèi)存）組成；CPU——中央處理器（機(jī)），是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器+控制器組成；（早期的運(yùn)、控不在同一芯片上）主存——計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存??；由存儲(chǔ)體、各種邏輯部件及控制電路組成。存儲(chǔ)單元——可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位；存儲(chǔ)元件——存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存?。淮鎯?chǔ)字——一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位；存儲(chǔ)字長(zhǎng)——一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的位數(shù)；存儲(chǔ)容量——存儲(chǔ)器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開(kāi)描述）機(jī)器字長(zhǎng)——CPU能同時(shí)處理的數(shù)據(jù)位數(shù)；指令字長(zhǎng)——一條指令的二進(jìn)制代碼位數(shù)；講評(píng)：一種不確切的答法：CPU與MM合稱(chēng)主機(jī)；運(yùn)算器與控制器合稱(chēng)CPU。這兩個(gè)概念應(yīng)從結(jié)構(gòu)角度解釋較確切。 8. 解釋下列英文縮寫(xiě)的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答應(yīng)分英文全稱(chēng)、中文名、中文解釋三部分。CPU——Central Processing Unit，中央處理機(jī)（器），見(jiàn)7題；PC——Program Counter，程序計(jì)數(shù)器，存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址的計(jì)數(shù)器；IR——Instruction Register，指令寄存器，存放當(dāng)前正在執(zhí)行的指令的寄存器； CU——Control Unit，控制單元（部件），控制器中產(chǎn)生微操作命令序列的部件，為控制器的核心部件；ALU——Arithmetic Logic Unit，算術(shù)邏輯運(yùn)算單元，運(yùn)算器中完成算術(shù)邏輯運(yùn)算的邏輯部件；ACC——Accumulator，累加器，運(yùn)算器中運(yùn)算前存放操作數(shù)、運(yùn)算后存放運(yùn)算結(jié)果的寄存器；MQ——MultiplierQuotient Register，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。 X——此字母沒(méi)有專(zhuān)指的縮寫(xiě)含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來(lái)存放操作數(shù)；MAR——Memory Address Register，存儲(chǔ)器地址寄存器，內(nèi)存中用來(lái)存放欲訪問(wèn)存儲(chǔ)單元地址的寄存器；MDR——Memory Data Register，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，主存中用來(lái)存放從某單元讀出、或?qū)懭肽炒鎯?chǔ)單元數(shù)據(jù)的寄存器；I/O——Input/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱(chēng)，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送；MIPS——Million Instruction Per Second，每秒執(zhí)行百萬(wàn)條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位；10. 指令和數(shù)據(jù)都存于存儲(chǔ)器中,計(jì)算機(jī)如何區(qū)分它們？解：計(jì)算機(jī)硬件主要通過(guò)不同的時(shí)間段來(lái)區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取出的既為指令，執(zhí)行周期（或相應(yīng)微程序）取出的既為數(shù)據(jù)。另外也可通過(guò)地址來(lái)源區(qū)分，從PC指出的存儲(chǔ)單元取出的是指令，由指令地址碼部分提供操作數(shù)地址。問(wèn)題討論： 由控制器分析是指令還是數(shù)據(jù)； 數(shù)據(jù)進(jìn)控制器？ 指令由指令寄存器存取；指令寄存器有控制功能？ 指令和數(shù)據(jù)的格式不一樣；指令由操作碼和地址碼組成）兩者的二進(jìn)制代碼形式不一樣？ 指令順序存放，而數(shù)據(jù)不是；數(shù)據(jù)為什么不能順序存放？ MAR放地址，MDR放數(shù)據(jù)；取指時(shí)MDR中也是數(shù)據(jù)？ 存取數(shù)據(jù)和存取指令的操作在機(jī)器中完全一樣；無(wú)法區(qū)分？ 指令和數(shù)據(jù)的地址不一樣；某一存儲(chǔ)單元只能放數(shù)據(jù)（或指令）? 指令放在ROM中，數(shù)據(jù)放在RAM中；用戶(hù)程序放在哪？第 三 章 1. 什么是總線(xiàn)？總線(xiàn)傳輸有何特點(diǎn)？為了減輕總線(xiàn)負(fù)載，總線(xiàn)上的部件應(yīng)具備什么特點(diǎn)？解：總線(xiàn)是多個(gè)部件共享的傳輸部件。總線(xiàn)傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線(xiàn)上傳輸，即分時(shí)使用。為了減輕總線(xiàn)負(fù)載，總線(xiàn)上的部件應(yīng)通過(guò)三態(tài)驅(qū)動(dòng)緩沖電路與總線(xiàn)連通。講評(píng)：圍繞“為減輕總線(xiàn)負(fù)載”的幾種說(shuō)法： 應(yīng)對(duì)設(shè)備按速率進(jìn)行分類(lèi)，各類(lèi)設(shè)備掛在與自身速率相匹配的總線(xiàn)上； 應(yīng)采用多總線(xiàn)結(jié)構(gòu)； 總線(xiàn)上只連接計(jì)算機(jī)的五大部件； 總線(xiàn)上的部件應(yīng)為低功耗部件。上述措施都無(wú)法從根上（工程上）解決問(wèn)題，且增加了許多不必要（或不可能）的限制。 總線(xiàn)上的部件應(yīng)具備機(jī)械特性、電器特性、功能特性、時(shí)間特性；這是不言而喻的。4. 為什么要設(shè)置總線(xiàn)判優(yōu)控制？常見(jiàn)的集中式總線(xiàn)控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？解：總線(xiàn)判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線(xiàn)時(shí)的使用權(quán)分配問(wèn)題；常見(jiàn)的集中式總線(xiàn)控制有三種：鏈?zhǔn)讲樵?xún)、計(jì)數(shù)器查詢(xún)、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵?xún)方式連線(xiàn)簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器查詢(xún)方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線(xiàn)及控制過(guò)程較復(fù)雜；獨(dú)立請(qǐng)求方式判優(yōu)速度最快，但硬件器件用量大，連線(xiàn)多，成本較高。5. 解釋下列概念：總線(xiàn)的主設(shè)備（或主模塊）、總線(xiàn)的從設(shè)備（或從模塊）、總線(xiàn)的傳輸周期和總線(xiàn)的通信控制。解：總線(xiàn)的主設(shè)備（主模塊）——指一次總線(xiàn)傳輸期間，擁有總線(xiàn)控制權(quán)的設(shè)備（模塊）；總線(xiàn)的從設(shè)備（從模塊）——指一次總線(xiàn)傳輸期間，配合主設(shè)備完成傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來(lái)的命令；總線(xiàn)的傳輸周期——總線(xiàn)完成一次完整而可靠的傳輸所需時(shí)間；總線(xiàn)的通信控制——指總線(xiàn)傳送過(guò)程中雙方的時(shí)間配合方式。6. 試比較同步通信和異步通信。解：同步通信——由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線(xiàn)工作效率明顯下降。適合于速度差別不大的場(chǎng)合；異步通信——不由統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線(xiàn)工作效率。8. 為什么說(shuō)半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？解：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。10. 為什么要設(shè)置總線(xiàn)標(biāo)準(zhǔn)？你知道目前流行的總線(xiàn)標(biāo)準(zhǔn)有哪些？什么叫plug and play？哪些總線(xiàn)有這一特點(diǎn)？解：總線(xiàn)標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類(lèi)模塊化產(chǎn)品的兼容問(wèn)題；目前流行的總線(xiàn)標(biāo)準(zhǔn)有：ISA、EISA、PCI等；plug and play——即插即用，EISA、PCI等具有此功能。11. 畫(huà)一個(gè)具有雙向傳輸功能的總線(xiàn)邏輯圖。解：此題實(shí)際上是要求設(shè)計(jì)一個(gè)雙向總線(xiàn)收發(fā)器，設(shè)計(jì)要素為三態(tài)、雙向、使能等控制功能的實(shí)現(xiàn)，可參考74LS245等總線(xiàn)收發(fā)器芯片內(nèi)部電路。 邏輯圖如下：（n位）幾種錯(cuò)誤的設(shè)計(jì)：幾種錯(cuò)誤的設(shè)計(jì)：12. 設(shè)數(shù)據(jù)總線(xiàn)上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：（1） 設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)D→A、D→B和D→C寄存器間的傳送；（2） 設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：T0時(shí)刻完成D→總線(xiàn)；T1時(shí)刻完成總線(xiàn)→A；T2時(shí)刻完成A→總線(xiàn)；T3時(shí)刻完成總線(xiàn)→B。解： （1）采用三態(tài)輸出的D型寄存器74LS374做A、B、C、D四個(gè)寄存器，其輸出可直接掛總線(xiàn)。A、B、C三個(gè)寄存器的輸入采用同一脈沖打入。注意OE為電平控制，與打入脈沖間的時(shí)間配合關(guān)系為： 現(xiàn)以8位總線(xiàn)為例，設(shè)計(jì)此電路，如下圖示：（2）寄存器設(shè)置同（1），由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線(xiàn)需設(shè)鎖存器緩沖，鎖存器采用74LS373（電平使能輸入）。節(jié)拍、脈沖配合關(guān)系如下：節(jié)拍、脈沖分配邏輯如下：節(jié)拍、脈沖時(shí)序圖如下：以8位總線(xiàn)為例，電路設(shè)計(jì)如下：（圖中，A、B、C、D四個(gè)寄存器與數(shù)據(jù)總線(xiàn)的連接方法同上。）幾種錯(cuò)誤的設(shè)計(jì)：（1）幾種錯(cuò)誤的設(shè)計(jì)：（1）幾種錯(cuò)誤的設(shè)計(jì)：（2）幾種錯(cuò)誤的設(shè)計(jì)：（2）幾種錯(cuò)誤的設(shè)計(jì)：第 四 章 3. 存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？答：存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在Cache—主存和主存—輔存這兩個(gè)存儲(chǔ)層次上。 Cache—主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。主存—輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。綜合上述兩個(gè)存儲(chǔ)層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來(lái)看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。主存與CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存—輔存層次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部份通過(guò)軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來(lái)說(shuō)都是透明的。4. 說(shuō)明存取周期和存取時(shí)間的區(qū)別。解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線(xiàn)路的恢復(fù)時(shí)間。即：存取周期 = 存取時(shí)間 + 恢復(fù)時(shí)間5. 什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線(xiàn)寬度為32位，存取周期為200ns，則存儲(chǔ)器的帶寬是多少？解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。存儲(chǔ)器帶寬 = 1/200ns 32位= 160M位/秒 = 20MB/S = 5M字/秒注意字長(zhǎng)（32位）不是16位。（注：本題的兆單位來(lái)自時(shí)間=106）6. 某機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫(huà)出主存字地址和字節(jié)地址的分配情況。解：存儲(chǔ)容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64KB，則：按字尋址范圍 = 64K8 / 32=16K字按字節(jié)編址時(shí)的主存地址分配圖如下：討論：一個(gè)存儲(chǔ)器不可能有兩套地址，注意字長(zhǎng)32位，不是16位 ，不能按2字節(jié)編址；本題與IBM370、PDP11機(jī)無(wú)關(guān)；按字尋址時(shí)，地址仍為16位；180。 （ ：地址14位，單元16K個(gè)，按字編址4K空間。）字尋址的單位為字，不是B。按字編址的地址范圍為0~16K1，空間為16K字；按字節(jié)編址的地址范圍為0~64K1，空間為64KB。不能混淆；畫(huà)存儲(chǔ)空間分配圖時(shí)要畫(huà)出上限。7. 一個(gè)容量為16K32位的存儲(chǔ)器，其地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？1K4位，2K8位，4K4位，16K1位，4K8位，8K8位解：地址線(xiàn)和數(shù)據(jù)線(xiàn)的總和 = 14 + 32 = 46根；各需要的片數(shù)為：1K4：16K32 / 1K4 = 168 = 128片 2K8：16K32 / 2K8 = 84 = 32片 4K4：16K32 / 4K4 = 48 = 32片 16K1：16K32 / 16K1 = 32片4K8：16K32 / 4K8 = 44 = 16片8K8：16K32 / 8K8 = 24 = 8片 討論：地址線(xiàn)根數(shù)與容量為2的冪的關(guān)系，在此為214，14根；：32=25，5根）180。數(shù)據(jù)線(xiàn)根數(shù)與字長(zhǎng)位數(shù)相等，在此為32根。（不是2的冪的關(guān)系。9. 什么叫刷新？為什么要刷新？說(shuō)明刷新有幾種方法。解：刷新——對(duì)DRAM定期進(jìn)行的全部重寫(xiě)過(guò)程；刷新原因——因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的刷新方法有三種——集中式、分散式、異步式。集中式：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新；分散式：在每個(gè)讀/寫(xiě)周期之后插入一個(gè)刷新周期，無(wú)CPU訪存死時(shí)間；異步式：是集中式和分散式的折衷。討論：刷新與再生的比較：共同點(diǎn)：?動(dòng)作機(jī)制一樣。都是利用DRAM存儲(chǔ)元破壞性讀操作時(shí)的重寫(xiě)過(guò)程實(shí)現(xiàn)；?操作性質(zhì)一樣。都是屬于重寫(xiě)操作。區(qū)別：?解決的問(wèn)題不一樣。再生主要解決DRAM存儲(chǔ)元破壞性讀出時(shí)的信息重寫(xiě)問(wèn)題；刷新主要解決長(zhǎng)時(shí)間不訪存時(shí)的信息衰減問(wèn)題。?操作的時(shí)間不一樣。再生緊跟在讀操作之后，時(shí)間上是隨機(jī)進(jìn)行的；刷新以最大間隔時(shí)間為周期定時(shí)重復(fù)進(jìn)行。?動(dòng)作單位不一樣。再生以存儲(chǔ)單元為單位，每次僅重寫(xiě)剛被讀出的一個(gè)字的所有位；刷新以行為單位，每次重寫(xiě)整個(gè)存儲(chǔ)器所有芯片內(nèi)部存儲(chǔ)矩陣的同一行。?芯片內(nèi)部I/O操作不一樣。讀出再生時(shí)芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出；刷新時(shí)由于CAS信號(hào)無(wú)效，芯片數(shù)據(jù)引腳上無(wú)讀出數(shù)據(jù)輸出（唯RAS有效刷新，內(nèi)部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。CPU訪存周期與存取周期的區(qū)別：CPU訪存周期是從CPU一邊看到的存儲(chǔ)器工