【文章內容簡介】 效果 。 本建設項目申請購置一批 集成電 路設計方向的平臺設備，如 ARM1 FGPA開發(fā)板以及計算機、示波器等實驗開發(fā)平臺，使得在開展教學和研發(fā)的過程中能夠實現理論與實踐同步，并進一步擴展原有課程的內容， 讓學生掌握更多更新的 前沿技術和 設計開發(fā) 能力。 同時，本項目申購的平臺設備還可 本 系其他 相關研究項目共享 ，能夠充分發(fā)揮其作用 。 2. 項目主要內容 （ 1） 為“集成電路設計基礎”課程 開設相關設計題目，例如：基于 ARM 的車輛識別系統(tǒng)、圖像處理等，基于 FPGA的 圖像、 視頻編解碼處理 等。 （ 2） 研究生教學 為我系的全日制和工程碩士的“ 電子系統(tǒng) EDA及 SOC設計 ”課程 開設基于 FPGA的課程設計提供實驗條件 ，并為本系熱衷集成電路設計的本科生、集成電路設計方向的研究生提供研究的平臺 。 （ 3） 畢業(yè)設計和課外科技活動 新添的設備可為本科生和研究生的畢業(yè)設計和 課 外科技活動提供更加良好的軟硬件平臺。實際上，近年來本實驗室一直提供此類服務， 如帶領學生參加 FPGA/CPLD電子系統(tǒng)設計競賽等，取得了較好的成績，基于 ARM應用的 AVS編解碼器設計方向的 畢業(yè)設計課題和挑戰(zhàn)杯 ，創(chuàng)新工程 項目 也正在進行中 。 3. 實驗室地點： 理工西樓 725室 項目總體目標 本項目一年建成，可長期使用，有良好的基礎， 老師在此方向的教學和科研工作中已積累了扎實的技術基礎和豐富的經驗?？捎糜诒究平逃脱芯可囵B(yǎng)教育，實用性強，對于學生了解當前主流的集成電路設計，將理論知識與實際應用接軌有著重要意義。 1．項目總體目標 （ 1）研究生培養(yǎng)方面，培養(yǎng)集成電路開發(fā)方向的學生二十名左右； （ 2） 研究生教學方面， 開展基于 ARM、 MIPS 等嵌入式系統(tǒng)以及 FPGA 硬件設計的課程設計的實驗； （ 3） 為本科生“集成電路設計基礎課程”開設相關的實驗設計題目。 （ 4）承擔相關課題的畢業(yè)設計教學任務，為學生科技創(chuàng)新活動提供實驗器材和技術服務。 項目組實施條件 1. 組織能力 （ 1）主要 人員： 易清明 （ 副 教授）， 石敏 （ 副教授 ） ，謝軍（講師），黃波（講師） ； （ 2）場地：理工西樓 725室； 2. 教學科研成果 “通信信號處理及其 ASIC設計實驗室”主要研究通信信號處理理論、算法及其ASIC、 SOC設計技術與嵌入式應用系統(tǒng)設計技術。實驗室購置了 EDA服務器及工作站，擁有 Cadence 及 Synopsys 等公司先進的 IC 設計與開發(fā)工具、 Xilinx及 Altera等公司的 FPGA軟硬件開發(fā)平臺、 Inter Xscale PXA270 及 2410ARM等嵌入式實 驗室平臺。本實驗室 老師重視 科研和技術開發(fā)工作， 帶領研究生和本科生承擔了多項縱向和橫向的國家級、省級重要科研項目，并實現多項科研成果轉化。其中主要的項目有： （ 1） 2020 年廣州市科技計劃攻關重點項目： GSM/CDMA 雙模手機物理層基帶關鍵技術研究及其 IP core 實現，與杰賽科技股份有限公司合作； （ 2） 2020 年廣東省科技計劃攻關引導項目： ，獨立完成； （ 3） 2020 年廣東省科技計劃攻關項目：移動數字視頻編解碼算法研究與 FPGA 設計，獨立完成； （ 4） 2020 年廣州市科技計劃攻關項目：基于 AVS 標準的移動視頻解碼芯片的研究與設計，與杰賽科技股份有限公司合作； （ 5） 2020 年廣東省經貿委創(chuàng)新項目：便攜式音視頻編解碼雙核多媒體處理器系列芯片，與炬力集成電路設計有限公司合作； （ 6） 2020 年珠海市產學研項目：基于 AVS 標準的多媒體音視頻處理器主控芯片，與炬力集成電路設計有限公司合作； （ 7） 2020 年廣東省科技計劃攻關項目：支持 AVS 標準的多媒體處理器 SOC 芯片，與炬力集成電路路設計有限公司合作； （ 8） 2020 年廣東省教育部科技部企業(yè)科技特派員計 劃專項項目：衛(wèi)星導航多媒體處理器 SOC 芯片研制與產業(yè)化，與炬力集成電路設計有限公司合作； （ 9） 2020 年廣東省省部產學研結合重大專項項目：衛(wèi)星導航產業(yè)關鍵技術研究及高端芯片研究與產業(yè)化，與東莞市泰斗微電子科技有限公司、炬力集成電路設計有限公司合作； 實驗室 在進行以上科研項目的過程中，注重知識產權的保護，申請了多項專利，并取得了多項軟件版權，主要有： 專利： （ 1） 發(fā)明專利， ，一種基于 AVS 的幀內預測計算的硬件實現方法，已授權 （ 2） 發(fā)明專利， ，基于 AV S 的環(huán)路濾波器的硬件實現方法，實審 （ 3） 實用新型專利，適用于視頻解碼 的環(huán)路濾波器， 實審 版權： （ 1） 2020SR05256， RPELTP 語音編解碼算法 VHDL 語言 IP 核軟件 （ 2） 2020SR022168，全局反判決混合路徑 SOVA 算法軟件 （ 3） 2020SR022173，正向最大似然與最小似然綜合的 SOVA 算法軟件 （ 4） 2020SR05257， SOVA 譯碼算法 Verilog HDL 語言 IP 核軟件 （ 5） 2020SR05258，硬判決 Viterbi 譯碼算法 Verilog HDL 語言 IP 核軟件 除了以上主要科研項目和專利版權之外，實驗室還注重與企業(yè)的合作交流，尤其是在 2020年年底成立了“炬力 暨南大學集成電路設計實驗室”，進一步推進了實驗室的產學研工作，在與企業(yè)的科研項目合作中，還實現了多項科技成果轉化，主要有： （ 1）“一種基于 AVS 的幀內預測計算的硬件實現方法”以及“去塊效應算法”在炬力集成電路設計有限公司 ATJ225X 系列芯片中應用，該系列產品 2020 年 6 月開始試量產，截止至 2020 年 12月已銷售 40 萬顆，芯片銷售總額超過 1600 萬元。 （ 2） “ AVS 解碼器固核”和 “ 基于 AVS 的環(huán)路濾波器的硬件實現方法 ”，在炬力集成電路設計有限公司 5002 項目芯片中應用；（正在轉化） 科研項目的開展 不僅帶動了本科生和研究生的培養(yǎng)工作，而且促進了教師理論和技術水平的提高，以及教學質量的提高。同時也幫助企業(yè)解決了實際問題， 為企業(yè)輸送高素質人才， 有利于企業(yè)的技術和經濟效益的提升。 本項目是對本實驗室已取得成果的延伸，有利于提高研究生的學習和科研環(huán)境，將極大地加強廣東省在電子信息領域高級人才的培養(yǎng)，促進創(chuàng)新性成果的誕生。 項目采購方式 集中采購 品 名 數量 金額（萬元） 項目績效評價結論 本項目的建設緊跟集成電路設計的發(fā)展新趨勢，為集成電路設計實驗室的教學和學生創(chuàng)新科技活動將提供新的有利條件；對擴展學生的視野，提升學生實際工作能力和創(chuàng)新能力，拓展畢業(yè)生就業(yè)渠道都能起到積極的作用，因此有良好的社會意義。本項目有充實的技術基礎和前期工作基礎，項目組有能力、有信心按預定目標和期限完成任務。 年開出實驗人時數 1800 小時。 項目支出預算明細表 單位：萬元 項 目 支 出 預 算 項 目 資 金 來 源 來源項目 金額 預算批復數 合計 財政撥款 其中：申請當年財政預算 預算外資金 其他資金 其中：當年使用以前年度財政撥款 結余資金 項 目 支 出 明 細 預 算 支出明細項目 金額 合計 設備 環(huán)境改造 實驗家具 測 算 依 據 及 說 明 項目的預算根據是根據目前市場報價而得。 儀器設備申購清單 儀 器 設 備 申 購 清 單 儀器設備名稱 型號規(guī)格 計劃數 現有數 申購數 單價 （元） 總金額 （元） 備注 FPGA 開發(fā)板 Altera FPGA022 GXSOPCEDAEP2C8STARTER EDK SOPC 開發(fā)教學套件 5 0 5 1580 7900 ARM 11 開發(fā)板 S3C6410 開發(fā)板+ 觸摸屏 5 0 5 1400 7000 MIPS 開發(fā)板 U1250 開發(fā)板HDP1203 MIPS005 3 1 2 6820 13640 示波器 DS1102E 1 0 1 3300 3300 萬能表 L1110127 10 0 10 146 1460 FPGA 核心開發(fā)板 Altera FPGA020 GXSOPCEP2C20FBGA484 SOPC 2 0 2 2680 5360 ARM9 開發(fā)板 Samsung S3CEB2410 開發(fā)板 配 8 寸屏 ARM9044 5 0 5 2480 12400 數字存儲示波器 DS1102CA 1 0 1 7490 7490 邏輯分析儀 LAPB(702020) 1 0 1 24250 24250 直流穩(wěn)壓電源 MSP3033 4 0 4 955 3820 數字合成函數信號發(fā)生器 SFG2120 2 0 2 3520 7040 函數 /任意波形信號發(fā)生器 DG1022 2 0 2 3000 6000 數字臺式萬用表 DM3058 1 0 1 3990 3990 電腦 E8400/2G/320G/DVDRW/22寬屏液晶 30 0 30 6000 180000 打印機 HP1522 2 0 2 2300 4600 合 計 288250 附件三 項目申報書 項目名稱： 面向工程研發(fā)能力培養(yǎng)的研發(fā)型創(chuàng)新實驗室建設 （本科生畢業(yè)設計平臺） 項目編碼： 項目單位： 信息學院電子工程系 上級單位： 暨南大學 中央部門： 項目負責人 柳寧 聯系電話 85220483 單位地址 暨南大學南海樓 505 郵政編碼 510632 項目類別 項目屬性 預算科目 教育 類 普通教育 款 20萬 項目申請理由及項目主要內容 工程研發(fā)能力泛指工程師的工作能力 ，電子信息行業(yè)的工程研發(fā)能力它包括電子產品方案設計、硬件設計與調試、軟件設計與編程、成熟技術的掌握與應用、行業(yè)技術標準與規(guī)范的熟悉與應用幾個方面。工程研發(fā)能力以工業(yè)應用為技術背景，以新產品研發(fā)為目標，強調成熟技術應用與技術標準的貫徹。 近年來，國內高校進行了廣泛的教育改革，將學生的創(chuàng)新能力培養(yǎng)列為首要的培養(yǎng)目標。創(chuàng)新是一種綜合素質，是一種積極開拓的精神狀態(tài)和行為表現，是潛在能力的迸發(fā)；就其實質而言，是人的自由全面發(fā)展的結果。 它主要由以下三方面要素構成： 一是創(chuàng)新人格，屬動力系統(tǒng)，包括強烈的動機、不懈的追求 和自主性、主動性、好奇性、挑戰(zhàn)性、求知欲、堅韌性等； 二是創(chuàng)新思維，屬智能系統(tǒng)，包括思維敏銳性、流暢性、變通性、發(fā)散性、獨創(chuàng)性等； 三是創(chuàng)新技能，屬工作系統(tǒng)，包括具備作為創(chuàng)造基礎的基本知識技能，具有獲取和利用新知識信息的能力、操作應用能力和一般創(chuàng)造技法等。創(chuàng)新人格，創(chuàng)新思維，創(chuàng)新技能是創(chuàng)新人才的重要標志。 對工科學生來講，創(chuàng)新技能集中地表現為其工程研發(fā)能力，所以，電子信息類學生的工程研發(fā)能力培養(yǎng)是創(chuàng)新型人才培養(yǎng)的一個方面。 從一名工程師的成長規(guī)律來看，培養(yǎng)出一名合格的工程師，必須使其經歷工程科學知識的學習、工 程實踐的訓練和工作實際的體驗 3 個環(huán)節(jié)。工程實踐的訓練 是工程研發(fā)能力的基礎環(huán)節(jié)， 工作實際的體驗 環(huán)節(jié)則是工科大學生向工程師蛻變的關鍵環(huán)節(jié)。 畢業(yè)設計是學生綜合應用所學知識，完成以項目為中心的學習過程，工 程實踐的訓練和工作實際的體驗 兩個環(huán)節(jié)都可以在畢業(yè)設計教學過程中實現，建立一個研究型的創(chuàng)新實驗室，給學生提供一個完備的技術開發(fā)環(huán)境，用于畢業(yè)設計、綜合實踐和課外科技創(chuàng)新活動，很有必要。 我們的實驗室 多為原理性驗證性實驗室，實驗設備多為教學設備，近年來各學校也建立了不少創(chuàng)新實驗室，創(chuàng)新實驗室中配置了各種開發(fā)設備與工具 ，但創(chuàng)新實驗室還處于探索階段，其的模式、配置各不相同，建設、管理、使用缺乏規(guī)范，重要的是創(chuàng)新實驗室中缺乏針對產品研發(fā)的技術平臺。 以 DSP 實驗室為例，目前各高校的 DSP 實驗室的配置多為 DSP