【文章內(nèi)容簡介】 時 ,輸出為 F3, 下一 狀態(tài)為 S4 WHEN S4= FLOWER=F4。 CURRENT_STATE=S5。 //當(dāng)前狀態(tài)是 S4 時 ,輸出為 F4, 下一狀態(tài)為 S5 WHEN S5= FLOWER=F5。 CURRENT_STATE=S6。 //當(dāng)前狀態(tài)是 S5 時 ,輸出為 F5, 下一狀態(tài)為 S6 WHEN S6= FLOWER=F6。 CURRENT_STATE=S1。 //當(dāng)前狀態(tài)是 S6 時 ,輸出為 F6, 下一狀態(tài)為 S1 END CASE。 END IF。 END PROCESS。 LED=FLOWER。 END ARCHITECTURE ART。 //結(jié)構(gòu)體結(jié)束 （ 3） 十六路彩燈控制器系統(tǒng) CDKZQ 十六路彩燈控制器系統(tǒng) CDKZQ 設(shè)計思路如下圖 所示： 圖 整個電路系統(tǒng) CDKZQ 圖 其中 CHOSE—KEY 是彩燈節(jié)奏快慢選擇開關(guān)，用于選擇彩燈節(jié)奏的快慢。CLK—IN 是控制彩燈節(jié)奏快慢的基準(zhǔn)時鐘信號，任意頻率的脈沖，作為時鐘信號使用。CLR 是系統(tǒng)清零信號，高電平有效，用于恢復(fù)系統(tǒng)的原始狀態(tài)。 LED[15..0]是彩燈輸出信號，高電平有效。 整個電路系統(tǒng) CDKZQ 的 VHDL 程序主要代碼如下： ARCHITECTURE ART OF CDKZQ IS //結(jié)構(gòu)體的開始 COMPONENT SXKZ IS PORT(CHOSE_KEY:IN STD_LOGIC。 15 CLK_IN:IN STD_LOGIC。 CLR:IN STD_LOGIC。 CLK:OUT STD_LOGIC)。 END COMPONENT SXKZ。 //SXKZ 組件 COMPONENT XSKZ IS PORT(CLK:IN STD_LOGIC。 CLR:IN STD_LOGIC。 LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。 END COMPONENT XSKZ。 //XSKZ 組件 SIGNAL S1:STD_LOGIC。 //信號 S1為 SXKZ的輸出信號同時為 XSKZ的輸入信號 BEGIN U1:SXKZ PORT MAP(CHOSE_KEY,CLK_IN,CLR,S1)。 U2:XSKZ PORT MAP(S1,CLR,LED)。 END ARCHITECTURE ART。 //結(jié)構(gòu)體的結(jié)束 16 4 十六路彩燈控制器的仿真 時序控制電路 SXKZ 仿真 將程序使用 Max Plus II 進行運行并仿真，得到時序控制電路 SXKZ 仿真圖像如 所示： 圖 4. 1 時序控制電路 SXKZ 仿真圖 圖 中， CHOSE—KEY 是彩燈節(jié)奏快慢選擇開關(guān)，用于選擇彩燈節(jié)奏的快慢。CLK—IN 是控制彩燈節(jié)奏快慢的基準(zhǔn)時鐘信號，任意頻率的脈沖，作為時鐘信號使用。CLR 是系統(tǒng)清零信號，高電平有效，用于恢復(fù)系統(tǒng)的原始狀態(tài)。 CLK 是輸出信號，高電平有效。 顯示控制電路 XSKZ 仿真 將程序使用 Max Plus II 進行運行并仿真，得到顯示控制電路 XSKZ 仿真圖像如 所示： 圖 顯示 控制電路 XSKZ 仿真圖 圖 中， CLK 是時鐘信號， CLR 是系統(tǒng)清零信號，高電平有效，用于恢復(fù)系統(tǒng)的 17 原始狀態(tài)。 LED 是十六路彩燈輸出信號，高電平有效。如輸出是 4924（十六進制）即0100100100100100（二進制）表示第 4 種花色有效。圖中六種狀態(tài)循環(huán)表明顯示控制電路 XSKZ 模塊運行正常。 整個電路系統(tǒng) CDKZQ 仿真 將程序使用 Max Plus II 進行運行并仿真，并自行設(shè)置 CLR 的值，當(dāng) CLR 為全 0 時、CLR 為全 1 時、 CLR 不為全 0 或全 1 時，得到整個電路系統(tǒng) CDKZQ 仿真圖像如 、 所示： 圖 當(dāng) CLR 為全 1 時整個電路系統(tǒng) CDKZQ 仿真圖 圖 當(dāng) CLR 為全 0 時整個電路系統(tǒng) CDKZQ 仿真圖 18 圖 當(dāng) CLR 不為全 0 或全 1 時整個電路系統(tǒng) CDKZQ 仿真圖 在仿真圖中， CHOSE—KEY 是彩燈節(jié)奏快慢選擇開關(guān)，用于選擇彩燈節(jié)奏的快慢。CLK—IN 是控制彩燈節(jié)奏快慢的基準(zhǔn)時鐘信號，任意頻率的脈沖，作為時鐘信號使用。CLR 是系統(tǒng)清零信號，高電平有效，用于恢復(fù)系統(tǒng)的原始狀態(tài)。如圖所示，當(dāng) CLR 為全 0 時， LED[15..0]在六種狀態(tài)內(nèi)循環(huán)；當(dāng) CLR 為全 0 時， LED[15..0]輸出為 0,處于 S0狀態(tài)；當(dāng) CLR 為 0 時， LED[15..0]在六種狀態(tài)內(nèi)循環(huán)，后 CLR 為 1 時， LED[15..0]輸出為 0,處于 S0 狀態(tài)。 LED 是十六路彩燈輸出信號，高電平有效。如輸出是 1111（十六進制）即 0001000100010001（二進制）表示第 1 種花色有效。圖中六種狀態(tài)有規(guī)律的進行表明該整個電路系統(tǒng) CDKZQ 模塊運行正常。 19 5 小 結(jié) 經(jīng)過三周的學(xué)習(xí)和工作，我終于完成了基于 VHDL 語言的十六路彩燈控制器的設(shè)計和實現(xiàn)及相關(guān)論文。在整整三個星期的日子里，可以說是苦多于甜，不僅可以鞏固以前所學(xué)過的知識，而且學(xué)到了很多在書本上所沒有學(xué)到過的知識。 課程設(shè)計是我們運用所學(xué)知識，動手實踐的一個很好的機會。它既可以幫助我們加深對所學(xué)知識的理解，又能提高我們運用知識，聯(lián)系實際，動手實踐的能力。而且在設(shè)計過程中可能用到我們沒學(xué)過的知識，需要我們?nèi)ゲ殚嗁Y料獲取相關(guān)信息，這又提高了我們查找信息和學(xué)習(xí)新知識的能力。在實 物的調(diào)試與檢測過程中，又會遇到許多意想不到的問題，需要我們?nèi)シ治鲈蚝徒鉀Q問題。在設(shè)計過程中，我通過查閱大量有關(guān)資料，與同學(xué)交流經(jīng)驗和自學(xué)，并向老師請教等方式，使自己學(xué)到了不少知識，也經(jīng)歷了不少艱辛，但收獲同樣巨大。通過這次課程設(shè)計使我懂得了理論與實際相結(jié)合是很重要的，只有理論知識是遠遠不夠的，只有把所學(xué)的理論知識與實踐相結(jié)合起來，從理論中得出結(jié)論，才能真正為社會服務(wù)，從而提高自己的實際動手能力和獨立思考的能力。在設(shè)計的過程中遇到問題，可以說得是困難重重，這畢竟第一次做的，難免會遇到過各種各樣的問題，同時在 設(shè)計的過程中發(fā)現(xiàn)了自己的不足之處，對以前所學(xué)過的知識理解得不夠深刻，掌握得不夠牢固。 20 致 謝 經(jīng)過兩周的奮戰(zhàn)我的課程設(shè)計終于完成了。在沒有做課程設(shè)計以前覺得課程設(shè)計只是對這半年來所學(xué)知識的單純總結(jié)，但是通過這次做課程設(shè)計發(fā)現(xiàn)自己的看法有點太片面。課程設(shè)計不僅是對前面所學(xué)知識的一種檢驗，而且也是對自己能力的一種提高。在設(shè)計中遇到了很多問題，最后在老師的辛勤的指導(dǎo)下，終于游逆而解，有點小小的成就感，終于覺得平時所學(xué)的知識有了實用的價值，達到了理論與實際相結(jié)合的目的，不僅學(xué)到了不少知識，而 且鍛煉了自己的能力，使自己對以后的路有了更加清楚的認(rèn)識。 在這次課程設(shè)計中也使我們的同學(xué)關(guān)系更進一步了，同學(xué)之間互相幫助，有什么不懂的大家在一起商量，聽聽不同的看法對我們更好的理解知識，所以在這里非常感謝幫助我的同學(xué)。最后 ,在此要感謝我們的指導(dǎo)老師陳老師和單老師對我們悉心的指導(dǎo)，感謝老師們給我們的幫助。 21 參考文獻 [1]李國洪，沈明山．可編程邏輯器件 EDA 技術(shù)與實踐 [M]．北京：機械工業(yè)出版社， 2021：1015． [2]王傳新．電子技術(shù)基礎(chǔ)實驗－分析、調(diào)試、綜合設(shè)計 [M]．北京：高等教育出版社， 2021：2630． [3]路而紅．電子設(shè)計自動化應(yīng)用技術(shù) [M]．北京：高等教育出版社， 2021： 5060． [4]王道憲． VHDL 電路設(shè)計技術(shù) [M]． 北京：國防工業(yè)出版社， 2021： 59． [5]潘松，王國棟． VHDL 實用教程 [M]． 西安：電子科技大學(xué)出版社， 2021： 1520． [6]王道憲，賀名臣，劉偉． VHDL 電路設(shè)計技術(shù) [M]．北京：國防工業(yè)出版社， 2021：15． 22 附錄 1:時序控制電路的 VHDL 源程序清單 // //命名 SXKZ VHD 文件 LIBRARY IEEE。 //庫說明語句 USE 。 //程序包說明語句 USE 。 ENTITY SXKZ IS PORT(CHOSE_KEY:IN STD_LOGIC。 //輸入信號 CHOSEKEY CLK_IN:IN STD_LOGIC。 //輸入信號 CLKIN CLR:IN STD_LOGIC。 //輸入信號 CLR CLK:OUT STD_LOGIC)。 //輸出信號 CLK END ENTITY SXKZ。 //實體說明 ARCHITECTURE ART OF SXKZ IS //結(jié)構(gòu)體的開始 SIGNAL CLLK:STD_LOGIC。 BEGIN PROCESS(CLK_IN,CLR,CHOSE_KEY) IS VARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0)。 //定義輸入電平為變量 TEMP BEGIN IF CLR=39。139。 THEN //當(dāng) CLR=39。139。時清零，否則正常工作 CLLK=39。039。TEMP:=000。 ELSIF RISING_EDGE(CLK_IN) THEN IF CHOSE_KEY=39。139。 THEN // 當(dāng) CHOSE_KEY=39。139。時產(chǎn)生基準(zhǔn)時鐘頻率的 1/4 的時鐘信號， IF TEMP=011 THEN TEMP:=000。 CLLK=NOT CLLK 。 ELSE TEMP:=TEMP+39。139。 END IF。 // 當(dāng) CHOSE_KEY=39。039。時產(chǎn)生基準(zhǔn)時鐘頻率的 1/8 的時鐘信號 ELSE IF TEMP=111 THEN TEMP:=000。 CLLK=NOT CLLK 。 ELSE TEMP:=TEMP+39。139。 END IF。 END IF。 END IF。 END PROCESS。 CLK=CLLK。 END ARCHITECTURE ART。 //結(jié)構(gòu)體結(jié)束 23 附錄 2:顯示控制電路的 VHDL 源程序清單 // // 命名 XSKZ VHD 文件 LIBRARY IEEE。 //庫說明語句 USE 。 程序包說明語句 ENTITY XSKZ IS PORT(CLK:IN STD_LOGIC。 //輸入信號 CLK CLR:IN STD_LOGIC。 //輸入信號 CLR LED:OUT STD_LOGIC_VECTOR(15 DOWNTO 0))。 //輸出信號 LED[15..0] END ENTITY XSKZ。 //實體說明 ARCHITECTURE ART OF XSKZ IS //結(jié)構(gòu)體的開始 TYPE STATE IS(S0,S1,S2,S3,S4,S5,S6)。