【文章內(nèi)容簡介】 個有反饋的網(wǎng)絡(luò)，由（ ）式右端的第一個和式構(gòu)成。這種結(jié)構(gòu)稱為直接 I型結(jié)構(gòu)，其結(jié)構(gòu)流圖如圖 11實現(xiàn) N 階差分方程的直接 I型結(jié)構(gòu)所示，可以看出，整個網(wǎng)絡(luò)是由上面討論的兩部分網(wǎng)絡(luò)級聯(lián)組成，第一部分實現(xiàn)系統(tǒng)的零點，第二部分實現(xiàn)系統(tǒng)的極點。這種網(wǎng)絡(luò)共需 （ N+M+1） 個乘法器和 （ N+M）個延時器。 X （ n ）b0Y ( n )Z 1Z 1Z 1Z 1Z 1Z 1Z 1Z 1b1b2bMbM 1X ( n 1 )X ( n 2 )X ( n M + 1 )X ( n M )a1a2aN 1aNY ( n 1 )Y ( n 2 )Y ( n N + 1 )Y ( n N ) 圖 11 實現(xiàn) N 階差分方程的直接 I 型結(jié)構(gòu) 一個線性時不變系統(tǒng)，如果交換其級聯(lián)子系統(tǒng)的次序，系統(tǒng)函數(shù)不會改變，說明輸入輸出關(guān)系不會改變。所以，可以 交換的一部分和第二部分的次序，帶到另一種如圖 12直接 I型的變型，兩個子網(wǎng)絡(luò)級聯(lián)，第一個子網(wǎng)絡(luò)實現(xiàn)系統(tǒng)函數(shù)的極點，第二個子網(wǎng)絡(luò)實現(xiàn)系統(tǒng)函數(shù)的零點。同時看出：兩行串行延時支路由相同的輸入，可以將它們合并，則得到圖 13直接 II 型結(jié)構(gòu)，稱為直接 II型結(jié)構(gòu)，或典范結(jié)構(gòu)。這種網(wǎng)絡(luò)共需 （ N+M+1） 個乘法器、（ N+M） 個加法器和 max(M,N)個延時器。與直接 I型相比，所需延時器減少了，是IIR 網(wǎng)絡(luò)結(jié)構(gòu)中所需要延時器單元最少的。 第一章 數(shù)字濾波器 6 a1a2aN 1aNZ 1Z 1Z 1Z 1Y ( n 1 )Y ( n 2 )Y ( n N + 1 )Y ( n N )Z 1Z 1Z 1Z 1b1b2bM 1bMX ( n 1 )X ( n 2 )X ( n M + 1 )X ( n M ) 圖 12 直接 I 型的變型 （將圖 12 網(wǎng)絡(luò)的零點與極點的級聯(lián)次序互換） X ( n )a1a2b1b2bM 1bMaN 1Z 1Z 1Z 1Z 1Z 1 圖 13 直接 II 型結(jié)構(gòu) 級聯(lián)型 級聯(lián)結(jié)構(gòu)是對 ??zH 的分子和分母多項式進行因式分解后得到的，即將式（ ）的系統(tǒng)函數(shù)按零、極點進行因式分解，得 ? ?? ? ? ?? ?? ? ? ?? ?? ?? ???? ?????? ???????????????1 21 2N1kN1k1k1k1kM1kM1k1k1k1kN1kkkM0kkkzd1zd1zc1zq1zq1zp1Kza1zbzH （ ） 式中 21 M2MM ?? ， 21 N2NN ?? 。一階因式表示實根， kp 為實零點， kc 為實極點。二階因式表示復共軛， kq 、 ?kq 表示復共軛極點，當 ka 、 kb 為實系數(shù)情況下，上式就是最一般的零、極點分布表示法。把共軛因子組合成實系數(shù)的二階因子，則有 第一章 數(shù)字濾波器 7 ? ?? ? ? ?? ? ? ?? ?? ?? ???? ??????????1 21 2N1kN1k2k21k11kM1kM1k2k211k1kzaza1zc1zz1zp1KzH?? （ ） 將實系數(shù)一階因子也變?yōu)槎A因子，即把 ??zH 全部分解成實系數(shù)的二階因子，這樣簡化后的級聯(lián)形式，有利于實現(xiàn)，適合時分多路復用，即 ? ? ? ??? ??? ??? ????kk 2k21k12k211k zHKzaza1 zz1KzH ?? （ ） 圖 15 六階 IIR 濾波器的級聯(lián)結(jié)構(gòu)是一個六階系統(tǒng)的級聯(lián)實現(xiàn)。一個系統(tǒng)用這樣的級聯(lián)方式實現(xiàn)時具有相當大的靈活性。 X （ n ）a1 1β1 1a2 1β2 1Z 1Z 1a1 2a2 2Z 1Z 1Z 1Z 1β1 2β2 2a1 3a2 3β1 3β2 3Y ( n ) 圖 15 六階 IIR 濾波器的級聯(lián)結(jié)構(gòu) 并聯(lián)型 分解 ??zH 的另一種方法是用部分分式法將 ??zH 展開，這樣，就得到了并聯(lián)型的 IIR濾波器結(jié)構(gòu) ? ?? ?? ?? ?? ? ?? ?????? ???????????????????NM0kkkN1kN1k1k1k1kk1kkN1kkkM0kkkzGzd1zd1zg1Bzc1Aza1zbzH1 1 （ ） 式中 21 N2NN ?? ，一般地，系數(shù) ka 、 kb 是實數(shù)，故 kA 、 kB 、 kg 、kc、 kG 都為實數(shù)， ?kd是 kd 的共軛復數(shù)。當 N?M 時，那么式（ ）中不包含 ???NM0kkkzG 項，如果 NM? ，則?? ?NM0k kkzG 會變成常數(shù)項 0G 。大多數(shù)情況下， IIR 濾波器皆滿足 NM? 的條件。式（ ）表示系統(tǒng)是由 1N 個一階系統(tǒng)、 2N 個二階系統(tǒng)和各延時器加權(quán)并聯(lián)而構(gòu)成。 為了便于實現(xiàn)，把具有共軛極點對的因子變換成二階實系數(shù)多項式，同樣也將兩個一 第一章 數(shù)字濾波器 8 階實極點變換成二階實系數(shù)多項式，若 NN? ，則有 ? ? ? ?? ?????? ?? ???????? 2 1N1k 2k21k11k1k00 zaza1zGzH ?? （ ） 可表示成 ? ? ? ?? ?????? ???? 21N1k k0zHGzH （ ） 式中 ? ? ?????? ? 21N 表示取 ? ?21N? 的整數(shù)部分。 轉(zhuǎn)置型 如果將原網(wǎng)絡(luò)中所有支路方向加以倒轉(zhuǎn)，把輸入 ??nx 和輸出 ??ny 相互交換，該系統(tǒng)函數(shù) ??zH 仍不改變。這種由轉(zhuǎn)置得到的類型稱為轉(zhuǎn)置型，利用轉(zhuǎn)置方法，可將上面討論的各種結(jié)構(gòu)加以轉(zhuǎn)置而得到各種新的網(wǎng)絡(luò)結(jié)構(gòu)。例如，對直接 II 型結(jié)構(gòu)，轉(zhuǎn)置后得到新結(jié)構(gòu)網(wǎng)絡(luò)見圖 17 轉(zhuǎn)置型 II型結(jié)構(gòu)所示。 X ( n )Y ( n )b0b1b2bM 1bMZ 1Z 1Z 1Z 1a1a2aN 1aN 圖 17 轉(zhuǎn)置型 II 型結(jié)構(gòu) 一般地，無限長單位沖激響應(yīng)濾波器有以下幾個特點： （ 1）單位沖激響應(yīng) ??nh 是無限長的； （ 2）系統(tǒng)函數(shù) ??zH 在有限 z 平面（ ???z0 ）上有極點存在； （ 3）結(jié)構(gòu)上存在著輸出到輸入的反饋，也就是結(jié)構(gòu)上是遞歸型的。 全通濾波器結(jié)構(gòu) 一個全通濾波器的頻率響應(yīng)的幅值為常數(shù)，即 第一章 數(shù)字濾波器 9 ? ? 1Hap ??je 其系統(tǒng)函數(shù)一般為 ? ? ????? ??N1k 1kk1ap za1 azzH （ ） 如果 ??kh 是實數(shù)，等式（ ）的復數(shù)根將呈共軛對出現(xiàn)，合并共軛對便得到二階因子形式，即 ?? ?????? ??? 1N1k 2k1k21kkap zaz1 zzaH ? ? （ ） 圖 18用直接型 II實現(xiàn)的全通濾波器的二階基本節(jié)給出個一個直接 II 型實現(xiàn)的基本節(jié)。由于每一個基本節(jié)僅有兩個系數(shù) ka 和 k? ，所以，少用兩次乘法就可以實現(xiàn)這些基本節(jié)。 x （ n ）Y ( n )akβk βk akZ 1Z 1 圖 18 用直接型 II 實現(xiàn)的全通濾波器的二階基本節(jié) 第二章 VHDL 語言的基 本設(shè)計結(jié)構(gòu) 第二章 VHDL 語言 的基本設(shè)計結(jié)構(gòu) VHDL 語言概述 VHDL 的英文全名是 Very High Speed Integrated Circuit Hardware Descriptio Language， 翻譯成中文就是超高速集成電路硬件描述語言 ， 誕生于 1982 年 [2]。 1987 年底， VHDL 被 IEEE 和美國國防部確認為標準硬件描述語言。自 IEEE 公布了 VHDL的標準版本， IEEE1076（簡稱 87版 )之后，各 EDA公司相繼推出了自己的 VHDL 設(shè)計環(huán)境 ， 或宣布自己的設(shè)計工具可以和 VHDL 接口。此后 VHDL 在電子設(shè)計領(lǐng) 域得到了廣泛的接受，并逐步取代了原有的非標準的硬件描述語言。 1993 年， IEEE 對 VHDL 進行了修訂，從更高的抽象層次和系統(tǒng)描述能力上擴展 VHDL的內(nèi)容，公布了新版本的 VHDL，即 IEEE 標準的 10761993 版本（簡稱 93版）?，F(xiàn)在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標準硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。有專家認為，在新的世紀中， VHDL 于 Verilog 語言將承擔起大部分的數(shù)字系統(tǒng)設(shè)計任務(wù)。 VHDL語言是一種用于電路設(shè)計的高級語言。它在 80年代的后期出現(xiàn)。最 初 是由美國國防部開發(fā)出來供美軍用來提高設(shè)計的可靠性和縮減開發(fā)周期的一種使用范圍較小的設(shè)計語言。 VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。VHDL 的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱 可視 部分，及端口 )和內(nèi)部（或稱 不 可視部分），既涉及實體的內(nèi)部功能和算法完成部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成 后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計的基 礎(chǔ) 。 VHDL 基本結(jié)構(gòu)、詞匯元素和句法 基本結(jié)構(gòu) VHDL 語言的基本建模結(jié)構(gòu)包括：實體說明，構(gòu)造體，配置，包集合和設(shè)計庫等。 這里所謂的設(shè)計實體就是指 VHDL的一個設(shè)計單元，主要由實體說明（ entity）和構(gòu)造體（ architecture）兩部分所組成。 第二章 VHDL 語言的基本設(shè)計結(jié)構(gòu) 11 類型說明是實體說明中的可選項 ,放在端口說明之前。 類型說明和端口說明是實體說明的組成部分 ,用于說明設(shè)計實體和外部通信的通道。利用外部 通信通道，參數(shù)的類型說明為設(shè)計實體提供信息。參數(shù)的類型用來規(guī)定端口的大小，I/O 引腳的指派，實體中元件的數(shù)目和實體的定時特性等信息。 端口名是賦于每個外部引腳的名稱 ,名稱的含義要準確 ,如 D開頭的端口名表示數(shù)據(jù) ,A開頭的端口名表示地址等。端口名通常用幾個英文字母或一個英文字母加數(shù)字表示。模式用來說明數(shù)據(jù)、信號通過該端口的傳輸方向。端口模式有 in