基于vhdl交通燈的系統(tǒng)(編輯修改稿)
2025-06-07 00:43 本頁面
【文章內(nèi)容簡介】 描述程序變成基本的邏輯單元寫入到可編程芯片中（如 FPGA， CPLD）做成 ASIC芯片。 基于 VHDL交通燈的系統(tǒng)設(shè)計 ? 本文是基于 VHDL硬件描述語言的交通燈的系統(tǒng)設(shè)計。該系統(tǒng)由 4個子電路組成。其中包括： ? 時鐘發(fā)生電路； ? 計數(shù)秒數(shù)選擇電路； ? 倒計時控制電路； ? 紅綠燈信號控制電路。 交通信號燈系統(tǒng)結(jié)構(gòu)圖 東西及南北方向信號燈 東西及南北 方向倒計時 時鐘輸入端 系統(tǒng)復(fù)位端 時 鐘 發(fā) 生 電 路 計數(shù)秒數(shù)選擇電路 紅綠燈信號控制電路 倒計時控制電路 系統(tǒng)工作程序 首先時鐘發(fā)生電路產(chǎn)生穩(wěn)定的時鐘信號 ， 為三個子電路提供同步工作信號 。 接收到時鐘信號的紅綠燈信號控制電路開始工作 ， 并將產(chǎn)生的重新計數(shù)的輸出使能控制信號發(fā)送給計數(shù)秒數(shù)選擇電路和倒計時控制電路 ， 同時還會將目前電路產(chǎn)生的狀態(tài)信號發(fā)送給前者 。 接收到重新計數(shù)的信號后計數(shù)秒數(shù)選擇電路就會負(fù)責(zé)產(chǎn)生計數(shù)器所需要的計數(shù)值 ， 并將這一數(shù)值發(fā)送給倒計時控制電路 。 當(dāng)計數(shù)器計時完畢 ， 倒計時控制器就會負(fù)責(zé)產(chǎn)生一個脈沖信號發(fā)送給紅綠燈信號控制電路進(jìn)入下一個狀態(tài) ， 之后循環(huán)這一過程 。 時鐘脈沖發(fā)生電路 模塊 系統(tǒng)輸入信號： clk：由外部信號發(fā)生器提供 1kHZ的時鐘信號； reset：系統(tǒng)內(nèi)部自復(fù)位信號。 系統(tǒng)輸出信號： en
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號-1