freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

eda汽車尾燈控制課程設(shè)計(jì)報(bào)告(編輯修改稿)

2025-04-08 16:42 本頁(yè)面
 

【文章內(nèi)容簡(jiǎn)介】 、 文本 /原理圖編輯與修改。首先利用 EDA 工具的文本或圖形編輯器將設(shè)計(jì)者的設(shè)計(jì)意圖用文本或圖形方式表達(dá)出來(lái)。 編譯。完成設(shè)計(jì)描述后即可通過(guò)編譯 器進(jìn)行排錯(cuò)編譯,變成特定的文本格式,為下一步的綜合做準(zhǔn)備。 綜合。將軟件設(shè)計(jì)與硬件的可實(shí)現(xiàn)性掛鉤,是將軟件轉(zhuǎn)化為硬件電路的關(guān)鍵步驟。 行為仿真和功能仿真。利用產(chǎn)生的網(wǎng)表文件進(jìn)行功能仿真,以便了解設(shè)計(jì)描述與設(shè)計(jì)意圖的一致性。 適配。利用 FPGA/CPLD 布局布線適配器將綜合后的網(wǎng)表文件針對(duì)某一具體的目標(biāo)器件進(jìn)行邏輯映射操作,其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線。適配報(bào)告指明了芯片內(nèi)資源的分配與利用、引腳鎖定、設(shè)計(jì)的布爾方程描述情況。 功能仿真和時(shí)序仿真。 下載。如果以上的所有過(guò)程都沒(méi)有發(fā)現(xiàn)問(wèn)題,就可以將適配器產(chǎn)生的下載文件通過(guò) FPGA/CPLD 下載電纜載入目標(biāo)芯片中。 硬件仿真與測(cè)試。 硬件描述語(yǔ)言 ( VHDL) VHDL 簡(jiǎn)介 VHDL(VeryHighSpeed Integrated Circuit Hardware Description Language)主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu),行為,功能和接口。除了含有許多具有硬件特征的語(yǔ)句外, VHDL 的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的 3 計(jì)算機(jī)高級(jí)語(yǔ)言。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將 一項(xiàng)工程設(shè)計(jì),或稱設(shè)計(jì)實(shí)體(可以是一個(gè)元件,一個(gè)電路模塊或一個(gè)系統(tǒng))分成外部(或稱可是部分 ,及端口 )和內(nèi)部(或稱不可視部分),既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后,一旦其內(nèi)部開(kāi)發(fā)完成后,其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn) 。 VHDL 語(yǔ)言的特點(diǎn) VHDL 代碼而不是用原理 圖進(jìn)行設(shè)計(jì),意味著整個(gè)電路板的模型及性能可用計(jì)算機(jī)模擬進(jìn)行驗(yàn)證。 元件的設(shè)計(jì)與工藝無(wú)關(guān),與工藝獨(dú)立,方便工藝轉(zhuǎn)換。 支持各種 設(shè)計(jì)方法,自頂向下、自底向上或者混合的都可以。 ,即混合描述。 區(qū)別于其他的 HDL,已形成標(biāo)準(zhǔn),其代碼在不同的系統(tǒng)中可交換建模。 3 汽車尾燈控制器的設(shè)計(jì)過(guò)程 系統(tǒng)需求分析 根據(jù) 現(xiàn)代交通規(guī)則,汽車尾燈控制器應(yīng)滿足以下基本要求: 1. 汽車正常使用是指示燈不亮 2. 汽車右轉(zhuǎn)時(shí),右側(cè)的一盞燈亮 3. 汽車左轉(zhuǎn)時(shí),左側(cè)的一盞燈亮 4. 汽車剎車時(shí),左右兩側(cè)的指示燈同時(shí)亮 5. 汽車夜間行駛時(shí),左右兩側(cè)的指示燈同時(shí)一直亮,供照明使用 汽車尾燈控制器的工作原理 汽車尾燈控制器就是一 個(gè)狀態(tài)機(jī)的實(shí)例。 當(dāng)汽車正常行駛時(shí)所有指示燈都不亮;當(dāng)汽車向右轉(zhuǎn)彎時(shí),汽車右側(cè)的指示燈 RD1 亮;當(dāng)汽車向左側(cè)轉(zhuǎn)彎時(shí),汽車左側(cè)的指示燈 LD1 亮;當(dāng)汽車剎車時(shí),汽車右側(cè)的指示燈 RD2 和汽車左側(cè)的指示燈 LD2 同時(shí)亮;當(dāng)汽車在夜間行駛時(shí),汽車右側(cè)的指示燈 RD3 和汽車左側(cè)的指示燈 LD3 同時(shí)一直亮。通過(guò)設(shè)置系統(tǒng)的輸入信號(hào):系統(tǒng)時(shí)鐘信號(hào) CLK,汽車左轉(zhuǎn)彎控制信號(hào) LEFT,汽車右轉(zhuǎn)彎控制信號(hào) RIGHT,剎車信號(hào) BRAKE,夜間行駛信號(hào) NIGHT和系統(tǒng)的輸出信號(hào):汽車左側(cè) 3 盞指示燈 LD LD LD3 和汽車右側(cè) 3 盞指示燈RD RD RD3 實(shí)現(xiàn)以上功能。系統(tǒng)的整體組裝設(shè)計(jì)原理如圖 ( a)以及系統(tǒng) 4 設(shè)計(jì)整體框圖如圖 ( b)所示。 圖 ( a)系統(tǒng)的整體組裝設(shè)計(jì)原理 各組成模塊原理及程序 汽車尾燈控制器有 4 個(gè)模塊組成,分別為:時(shí)鐘分頻模塊、 汽車尾燈主控模塊,左邊燈控制模塊和右邊燈控制模塊 ,以下介紹各模塊的詳細(xì)設(shè)計(jì)。 時(shí)鐘分頻模塊 整個(gè)時(shí)鐘分頻模塊的工作框圖如圖 。 圖 時(shí)鐘分頻模塊工作框圖 時(shí)鐘分頻模塊由 VHDL 程序來(lái)實(shí)現(xiàn),下面是其中的一段 VHDL 代碼: ARCHITECTURE ART OF SZ IS CLK CP SZ 圖 ( b) 5 SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0)。 BEGIN PROCESS(CLK) BEGIN IF CLK39。EVENT AND CLK = 39。139。THEN COUNT = COUNT + 1。 END IF。 END PROCESS。 CP= COUNT(3)。 END ART。 汽車尾燈主控模塊 汽車尾燈主控模塊 工作框圖如圖 ( a) 所示 以及工作原理框圖 ( b) 。 圖 ( a)主控模塊工作框圖 圖 ( b)主控模塊工作原理框圖 數(shù)據(jù)入口: RIGHT:右轉(zhuǎn)信號(hào); LEFT:左轉(zhuǎn)信號(hào); LEFT LP RIGHT RP BRAKE LR NIGHT BRAKE_LED NIGHT_LED CTRL 6 BRAKE:剎車信號(hào); NIGHT:夜間行駛信號(hào) ; 數(shù)據(jù)出口: LP:左側(cè)燈控制信號(hào); RP:右側(cè)燈控制信號(hào); LR:錯(cuò)誤控制信號(hào); BRAKE_LED:剎車控制信號(hào); NIGHT_LED:夜間行駛控制信號(hào); 汽車尾燈主控模塊由 VHDL 程序來(lái)實(shí)現(xiàn),下面是其中的一段 VHDL 代碼: ARCHITECTURE ART OF CTRL IS BEGIN NIGHT_LED=NIGHT。 BRAKE_LED=BRAKE。 PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0)。 BEGIN TEMP:=LEFT amp。 RIGHT。 CASE TEMP IS WHEN 00 =LP=39。039。RP=39。039。LR=39。039。 WHEN 01 =LP=39
點(diǎn)擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫(kù)吧 www.dybbs8.com
備案圖片鄂ICP備17016276號(hào)-1