【文章內(nèi)容簡(jiǎn)介】 Ⅱ，仿真結(jié)果：圖14 仿電臺(tái)報(bào)時(shí)仿真截圖 有上面的仿真可以清楚地看出，在某小時(shí)的59分51，53，55，57秒的時(shí)候，ALARM_Radio發(fā)出了四聲512Hz的低音，在59分59秒的時(shí)候發(fā)出了一聲1024Hz的高音，仿真結(jié)果與設(shè)計(jì)預(yù)期相符，說(shuō)明此模塊是成功的。Ⅲ，模塊符號(hào)圖：鬧鐘模塊的設(shè)計(jì)與仿真鬧鐘設(shè)模塊設(shè)計(jì)框圖如下：圖15 鬧鐘設(shè)定模塊框圖由以上框圖很容易用Verilog語(yǔ)言實(shí)現(xiàn)鬧鐘功能。Ⅰ，Verilog代碼：// module Bell (ALARM_Clock,Set_Hr,Set_Min,Hour,Minute,Second,SetHrkey, SetMinkey,AMORPM,AMORPMCLOCK,_1024HzIN,_512Hz,_1Hz,CtrlBell)。 output ALARM_Clock。 output[7:0] Set_Hr,Set_Min。//設(shè)定的鬧鐘的小時(shí)與分鐘 wire ALARM_Clock。 wire[7:0] Set_Hr,Set_Min。 input _1024HzIN,_512Hz,_1Hz。 input SetHrkey,SetMinkey。//設(shè)定鬧鐘的小時(shí)與分鐘的按鍵 input CtrlBell。 //鬧鈴控制，CtrlBel=1時(shí)，鬧鐘在設(shè)定的時(shí)刻發(fā)出鬧鈴 input AMORPM。//主時(shí)鐘的上下午標(biāo)志 wire AMORPM。 input AMORPMCLOCK。//鬧鐘的上下午標(biāo)志 wire AMORPMCLOCK。 input[7:0] Hour,Minute,Second。 //主時(shí)鐘的小時(shí)，分鐘，秒 supply1 Vdd。 wire HrH_EQU,HrL_EQU,MinH_EQU,MinL_EQU。 wire Time_EQU。 counter60 SU1(Set_Min,Vdd,SetMinkey,_1Hz)。 counter12 SU2(Set_Hr[7:4],Set_Hr[3:0],Vdd,SetHrkey,_1Hz)。 //鬧鐘小時(shí)與分鐘的設(shè)定 _4bitparator SU4(HrH_EQU,AMORPM,AMORPMCLOCK,Set_Hr[7:4],Hour[7:4])。 //比較主時(shí)鐘與鬧鐘的小時(shí)高4位是否相等 _4bitparator SU5(HrL_EQU,AMORPM,AMORPMCLOCK,Set_Hr[3:0],Hour[3:0])。 //比較主時(shí)鐘與鬧鐘的小時(shí)低4位是否相等 _4bitparator SU6(MinH_EQU,AMORPM,AMORPMCLOCK,Set_Min[7:4],Minute[7:4])。//比較主時(shí)鐘與鬧鐘的分鐘高4位是否相等 _4bitparator SU7(MinL_EQU,AMORPM,AMORPMCLOCK,Set_Min[3:0],Minute[3:0])。//比較主時(shí)鐘與鬧鐘的分鐘低4位是否相等 assign Time_EQU=(HrH_EQU amp。amp。 HrL_EQU amp。amp。 MinH_EQU amp。amp。 MinL_EQU)。 //時(shí)間相等 assign ALARM_Clock=CtrlBell?(Time_EQU amp。amp。 (((Second[0]==139。b1)amp。amp。_512Hz)||(( Second[0]==139。b0)amp。amp。_1024HzIN))): 139。b0。 //若兩時(shí)間相等則發(fā)出高低音交錯(cuò)的鬧鈴1024HzIN和512HzEndmoduleⅡ，仿真結(jié)果：圖16 鬧鐘模塊仿真截圖 由以上的仿真截圖可以清晰地看出當(dāng)主時(shí)鐘與鬧鐘設(shè)定的時(shí)間相等時(shí)，ALARM_Clock會(huì)輸出1024HzIN和512Hz高低交錯(cuò)的脈沖，且會(huì)持續(xù)1分鐘，這與設(shè)計(jì)預(yù)期相符，說(shuō)明此模塊是成功的。Ⅲ，模塊符號(hào)圖：自動(dòng)整點(diǎn)報(bào)時(shí)模塊的設(shè)計(jì)與仿真 此模塊的設(shè)計(jì)思想為利用case語(yǔ)句將所有小時(shí)都包含進(jìn)去，并且在相應(yīng)小時(shí)的case通過(guò)賦值語(yǔ)句將相應(yīng)應(yīng)該響的聲數(shù)定義好，從而實(shí)現(xiàn)了幾點(diǎn)報(bào)幾時(shí)的功能，考慮到要與整點(diǎn)報(bào)時(shí)的聲音區(qū)分開(kāi)來(lái)故選擇了在偶數(shù)秒響。具體如下：Ⅰ，Verilog代碼：//module Complete_auto (ALARM_Complete_auto,Hour,Minute,Second,_512Hz)。 input[7:0] Hour,Minute,Second。 input _512Hz。 output ALARM_Complete_auto。 reg ALARM_Complete_auto。 always@(Minute or Second) if(Minute==839。h00) case(Hour) 839。h01:ALARM_Complete_auto=(Second==839。h02)amp。amp。_512Hz。//1點(diǎn)是響1下 839。h02:ALARM_Complete_auto=(Second==839。h02||Second==839。h04)amp。amp。_512Hz。//2點(diǎn)是響2下 839。h03:ALARM_Complete_auto=(Second==839。h02||Second==839。h04||Second==839。h 06)amp。amp。_512Hz。//3點(diǎn)是響3下 839。h04:ALARM_Complete_auto=(Second==839。h02||Second==839。h04||Second==839。h 06||Second==839。h08)amp。amp。_512Hz。//4點(diǎn)是響4下 839。h05:ALARM_Complete_auto=(Second==839。h02||Second==839。h04||Second==839。h 06||Second==839。h08||Second==839。h10)amp。amp。_512Hz。//5點(diǎn)是響5下 839。h06:ALARM_Complete_auto=(Second==839。h02||Second==839。h04||Second==839。h 06||Second==839。h08||Second==839。h10 ||Second==839。h12)amp。amp。_512Hz。//6點(diǎn)是響6下 839。h07:ALARM_Complete_auto=(Second==839。h02||Second==839。h04||Second==839。h 06||Second==839。h08||Second==839。h10||Second==839。h12||Second==839。h14)amp。amp。_512Hz。//7點(diǎn)是響7下 839。h08:ALARM_Complete_auto=(Second==839。h02||Second==839。h04||Second==839。h 06||Second==839。h08||Second==839。h10||Second==839。h12||Second==839。h14||Second==839。h16)amp。amp。_512Hz。//8點(diǎn)是8下 839。h09:ALARM_Complete_auto=(Second==83