【文章內(nèi)容簡介】 SCI接收器狀態(tài)寄存器 (SCIRXST)功能描述 在空閑線模式下， SCI 發(fā)送或者接收一幀的數(shù)據(jù)格式如圖 3所示，其中 LSB 是數(shù)據(jù)的最低位， MSB 是數(shù)據(jù)的最高位如圖 8所示。 位 名稱 功能描述 1 RXRDY 接收器準(zhǔn)備好標(biāo)志位 2 OE 超時(shí)錯(cuò)誤標(biāo)志位 在前一個(gè)字符被 CPU 或 DMAC 完全讀走前，當(dāng)字符被發(fā)送到 SCIRXEMU和 SCIRXBUF時(shí)， SCI 就置位該位。前一個(gè)字符將會(huì)被覆蓋或丟失。 0 沒有檢測(cè)到超時(shí)錯(cuò)誤； 1 檢測(cè)到超時(shí)錯(cuò)誤； 3 FE 幀錯(cuò)誤標(biāo)志位 當(dāng)檢測(cè)不到一個(gè)期望的停止位時(shí)， SCI 就置位該位。丟失停止位表明沒有能夠和起始位同步，且字符幀發(fā)生了錯(cuò)誤。 0 沒有檢測(cè)到幀錯(cuò)誤； 1 檢測(cè)到幀錯(cuò)誤； 4 RXRDY 接收器準(zhǔn)備好標(biāo)志位 當(dāng)準(zhǔn)備好從 SCIRXBUF 寄存器中讀一個(gè)新的字符時(shí)，接收器置位接收器準(zhǔn)備好標(biāo)志位，并且如果 RX/BK INT ENA 位（ ）是 1則產(chǎn)生接收器中斷。 0 在 SCIRXBUF中沒有新的字符； 1 準(zhǔn)備好從 SCIRXBUF中讀取字符； 5 保留 讀返回 0，寫操作沒有影響 11 圖 8 空閑線模式下 SCI幀的數(shù)據(jù)式 具體的定義如圖 3所示的這些數(shù)據(jù)格式的寄存器是通信控制寄存器 SCICCR，其內(nèi)容如圖 4所示。使用 SCICCR 進(jìn)行數(shù)據(jù)格式編程如圖 9所示。 圖 9 SCI通信控制寄存器 SCICCR 使用 SCICCR 進(jìn)行數(shù)據(jù)格式編程如表 8所示 ： 表 8 SCICCR數(shù)據(jù)編程 空閑線模式中數(shù)據(jù)格式里沒有額外的地址位，在處理 10個(gè)字節(jié)以上的數(shù)據(jù)塊時(shí)比地址位模式更為有效，被應(yīng)用于典型的非多處理器 SCI 通信場(chǎng)合。而地址位模式由于有專門的位來進(jìn)行識(shí)別地址信息，所以數(shù)據(jù)塊之間不需要空閑時(shí)間等待，所以這種模式在處理一些小的數(shù)據(jù)塊的時(shí)候更為有效。 SCI 通信波特率 TMS320F2812的每個(gè) SCI 都具有兩個(gè) 8位的波特率寄 存器 ,SCIHBAUD 和SCILBAUD，通過編程 ,可以實(shí)現(xiàn)達(dá) 64K 不同的速率。波特率的計(jì)算公式如下所示： (1) 使用 SCICCR進(jìn)行數(shù)據(jù)格式編程 =8。 //選擇數(shù)據(jù)長度，為 8 個(gè)數(shù)據(jù)位 =1。 //開啟極性功能，值為 0的時(shí)候取消極性功能 =0。 //在開啟極性功能的前提下，該位值為 0 時(shí)選擇偶極性，值為 1時(shí)選擇奇極性 =0。 //選擇停止位，該位為 0時(shí)有 1 個(gè)停止位，該位為 1 時(shí)有 2 個(gè)停止位 當(dāng)然，上述這幾個(gè)語句，我們也可以合并成如下的語句： =0x13。 18 ??? SCILS PCLKBRR 12 因此 (2) 其中 BRR=波特率選擇寄存 器中的值，從十進(jìn)制轉(zhuǎn)換成十六進(jìn)制后，高 8位賦值給 SCIHBAUD ，低 8 位賦值給SCILBAUD。值得注意的是，式 1 所示的波特率公式適用于 1≤ BRR≤ 65535，當(dāng)BRR=0是，波特率如公式（ 3）所示： (3) BRR 的值是 16 位波特率選擇寄存器內(nèi)的值，其選擇值如表 9 所示： 表 9 波特率值選擇表 在 SCI 通信時(shí)雙方都必須以相同的數(shù)據(jù)格式和波特率進(jìn)行通信，否則通信會(huì)失敗。 SCI FIFO 描述 1. 復(fù)位：在上電復(fù)位時(shí) ， SCI工作在標(biāo)準(zhǔn) SCI模式，禁止 FIFO功能。 FIFO 的寄存器 SCIFFTX、 SCIFFRX和 SCIFFCT都被禁止。 2. 標(biāo)準(zhǔn) SCI：標(biāo)準(zhǔn) F24xSCI模式， TXINT/RXINT 中斷作為 SCI的中斷源。 3. FIFO使能：通過將 SCIFFTX寄存器中的 SCIFFEN位置 1，使能 FIFO模式。在任何操作狀態(tài)下 SCIRST都可以復(fù)位 FIFO模式。 4. 寄存器有效：所有 SCI寄存器和 SCI FIFO寄存器（ SCIFFTX， SCIFFRX和理想波特率 LSPCLK時(shí)鐘頻率， BRR 實(shí) 際波特率 錯(cuò)誤百分比 /% 2400 1952（ 7A0H） 2400 0 4800 976(3D0H) 4798 9600 487(1E1H) 9606 19200 243(00F3H) 19211 38400 121(0079H) 38422 8)1( ??? BRRLSPCLKSCI16LSPCLKSCI ? 13 SCIFFCT）有效。 5. 中斷： FIFO模式有兩個(gè)中斷，一個(gè)是發(fā)送 FIFO中斷 TXINT，另一個(gè)是接收 FIFO中斷 RXINT 。 FIFO接收、接收錯(cuò)誤和接收 FIFO溢出共用 RXINT中斷。標(biāo)準(zhǔn) SCI 的 TXINT 將被禁止，該中斷將作為 SCI發(fā)送 FIFO中斷使用。 6. 緩沖： 發(fā)送和接收緩沖器增加了兩個(gè) 16級(jí)的 FIFO， 發(fā)送 FIFO寄存器是 6位長度，接收 FIFO寄存器都是 10位長度。標(biāo)準(zhǔn) SCI的一個(gè)字的發(fā)送緩沖器作為發(fā)送 FIFO和移位寄存器間的發(fā)送緩沖器。只有移位寄存器的最后一位被移出后，一個(gè)字的發(fā)送緩 沖才從發(fā)送 FIFO裝載。在使能 FIFO后，經(jīng)過一個(gè)可選擇的延遲（ SCIFFCT）， TXSHF被直接裝載而不使用 TXBUF。 7. 延遲發(fā)送： FIFO 中的數(shù)據(jù)傳送到發(fā)送移位寄存器的速率是可編程的，可以通過 SCIFFCT 寄存器的位 FFTXDLY（ 70）設(shè)置發(fā)送數(shù)據(jù)間的延遲。 FFTXDLY（ 70）確定延遲的 SCI波特率時(shí)鐘周期數(shù)， 8位寄存器可以定義 0個(gè)波特率時(shí)鐘周期的最小延遲到 256個(gè)波特率始終周期的最大延遲。當(dāng)使用 0延遲時(shí)， SCI模塊的 FIFO數(shù)據(jù)移出時(shí)數(shù)據(jù)沒有延時(shí)，一位緊接一位地從 FIFO移 出，實(shí)現(xiàn)數(shù)據(jù)的連續(xù)發(fā)送。當(dāng)選擇 256個(gè)波特率時(shí)鐘延遲時(shí)， SCI模塊工作在最大延遲模式， FIFO移出的每個(gè)數(shù)據(jù)字之間有 256個(gè)波特率時(shí)鐘延遲。在慢速 SCI/UART的通信時(shí)，可編程延遲減少 CPU對(duì) SCI通信的開銷。 ：發(fā)送和接收 FIFO都有狀態(tài)位 TXFFST或 RXFFST(位 120)，這些狀態(tài)位顯示當(dāng)前 FIFO內(nèi)有用數(shù)據(jù)的個(gè)數(shù)。當(dāng)發(fā)送 FIFO復(fù)位位 TXFIFO和接收復(fù) 位位 RXFIFO將 FIFO指針復(fù)位為 0時(shí)，狀態(tài)位清零。一旦這些位被設(shè)置為 1，則 FIFO從開始運(yùn)行。 編程的中斷級(jí)：發(fā)送和接收 FIFO都能產(chǎn)生 CPU中斷，只要發(fā)送 FIFO狀態(tài)位 TXFFST（位 128）與中斷觸發(fā)優(yōu)先級(jí)位 TXFFIL（位 40）相匹配，就能產(chǎn)生一個(gè)中斷觸發(fā)，從而為 SCI的發(fā)送和接收提供了一個(gè)可編程的中斷觸發(fā)邏輯。接收 FIFO的默認(rèn)觸發(fā)優(yōu)先級(jí)為 0x11111，發(fā)送 FIFO的默認(rèn)觸發(fā)優(yōu)先級(jí)為 0x00000。0x00000 。 FIFO模式下 SCI中斷的操作和配置如圖 10所示： 14 圖 10 SCI FIFO 中斷標(biāo)志和使能邏輯位 大多數(shù)的 SCI硬件模塊不支持自動(dòng)波特率檢測(cè) ,而在 TMS320F2812處理器上 , 增強(qiáng)功能的 SCI模塊硬件支持自動(dòng)波特率檢測(cè)邏輯和發(fā)送 /接受 FIFO操作。自動(dòng)波特率檢測(cè)邏輯主要解決中斷過程中波特率的確定問題。 16字的 FIFO可極大減少通信中斷次數(shù)以提高通信速率。通過設(shè)置 SCIHBAUD, SCILBAUD 的值可到 64K種不同的波特率 ,本系統(tǒng)的外部晶振 20MHz 經(jīng)過 PLL5 倍頻后達(dá) 100MHz, 該系統(tǒng)中的PC 與 DSP 的通信速率設(shè)置為 19 200 bps, 通過對(duì) SCI 的進(jìn)行初始化即可。計(jì)算機(jī)端利用串口調(diào)試助手實(shí)現(xiàn)接收顯示 , 將其設(shè)置成與 DSP 相同的波特 率、有無校驗(yàn)位、數(shù)據(jù)位長度、停止位長度以及數(shù)據(jù)位數(shù)即可正常顯示收 / 發(fā)數(shù)據(jù)。 在兩個(gè)不同時(shí)鐘域中傳送數(shù)據(jù)時(shí) ,異步先進(jìn)先出 ( FIFO, First In FirstOut)通常被用來保證數(shù)據(jù)傳送的安全性。將某一個(gè)時(shí)鐘域中的數(shù)據(jù)安全地傳送到另一個(gè)時(shí)鐘域中 ,需要多異步時(shí)鐘設(shè)計(jì)技術(shù)。 在同步 FIFO中的應(yīng)用 設(shè)計(jì)同步 FIFO時(shí) ,首先要充分認(rèn)識(shí)到它的特點(diǎn) —— 所謂“同步”是指讀寫時(shí)鐘是同步的。根據(jù)這個(gè)特點(diǎn) ,設(shè)計(jì)者可以使用一個(gè)計(jì)數(shù)器來記錄 FIFO的使用情況 ,并把計(jì)數(shù)器的值作為產(chǎn)生 FIFO狀態(tài)信號(hào)的判據(jù)。 當(dāng)計(jì)數(shù)器的值為 0時(shí) , EMPTY信號(hào)有效 。當(dāng)計(jì)數(shù)器的值達(dá)到 FIFO的最大深度時(shí) , FULL信號(hào)有效。 在異步 FIFO中的應(yīng)用 在異步 FIFO的設(shè)計(jì)中 ,由于 FIFO兩端的時(shí)鐘不是同步的 ,上面介紹的設(shè)計(jì)方法就行不通了。異步 FIFO的空滿信號(hào)只有通過比較讀寫指針來生成。通常使用 15 “超前”的指針工作方式 ,即讀寫指針指向的是下一個(gè)應(yīng)該被讀或應(yīng)該被寫的地址。當(dāng) FIFO執(zhí)行寫操作的時(shí)候 ,首先 ,將數(shù)據(jù)寫入指針指向的存儲(chǔ)地址 。隨后 ,寫指針增加 ,指針指向下一個(gè)寫操作時(shí)數(shù)據(jù)需要存放的地址。 為了保證異步 FIFO 設(shè)計(jì)的安全性和正確性 ,需要注意以下幾點(diǎn) : (1) 在設(shè)計(jì)指針控制邏輯的時(shí)候 ,所設(shè)計(jì)出的指針控制邏輯能夠保證讀寫操作的絕對(duì)正確和安全 。能夠保證讀寫邏輯同存儲(chǔ)器通信時(shí) ,能及時(shí)、高效地傳輸數(shù)據(jù) 。能夠?qū)喎€(wěn)態(tài)的出現(xiàn)有一定抑制作用。 (2) 對(duì)讀寫指針、握手信號(hào)進(jìn)行比較的時(shí)候 ,必須保證信號(hào)是在同一個(gè)時(shí)鐘域中進(jìn)行比較 (可以是寫時(shí)鐘域同步到讀 ,也可以是讀時(shí)鐘域同步到寫 )。也必須保證數(shù)據(jù)同步所引入的延時(shí)對(duì) FIFO 狀態(tài)信號(hào)的正確性沒有影響。只有嚴(yán)格把握上面幾點(diǎn) ,才有可能設(shè)計(jì)出符合要求的異 步 FIFO。 16 第三章 串口通信硬件與軟件設(shè)計(jì) 基于 TMS320F2812 的 DSP最小系統(tǒng)設(shè)計(jì) 一個(gè)典型的 DSP 最小系統(tǒng)如圖 11 所示，包括了復(fù)位電路、時(shí)鐘電路及 JTAG接口電路等等。 圖 11 DSP最小系統(tǒng) 電源及復(fù)位電路的設(shè)計(jì) DSP 系統(tǒng)一般都采用多電源系統(tǒng) ,電源及復(fù)位電路的設(shè)計(jì)對(duì)于系統(tǒng)性能有重要影響。 TMS320F2812 是一個(gè)較低功耗芯片 ,核電壓為 , IO 電壓為 。本設(shè)計(jì)采用 TI 公司的 TPS767D318 電源芯片。該芯片屬于線性降壓型 DC/DC 變換芯片 ,可以由 5V 電源同時(shí)產(chǎn)生兩種不同的電壓 ( 、 或 ) ,其最 大 輸出電流為 1000mA ,可以同時(shí)滿足一片 DSP 芯片和少量外圍電路的供電需要 ,如圖 12 所示。該 芯片自帶電源監(jiān)控及復(fù)位管理功能 ,可以方便地實(shí)現(xiàn)電源及復(fù)位電路設(shè)計(jì)。復(fù)位電路原理圖如圖 13所示。 17 1122334455667788991010111112121313141415151616171718181919202021212222232324242525262627272828U1TRS767D318512R2D24001D14001D44001106C1104C2L1L2106C5104C6104C3476C4GNDdsp_vddGND++GND+5VRS102R1Res2D3LED0GND+dsp_vss 圖 12 電源電路原理圖 11223344556677889910101111