【正文】 ........................... 44 附錄 B：譯文 ....................................................... 51 附錄 C: VHDL 源程序 .............................................. 56 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 8 前 言 EDA 技術(shù)及嵌入式系統(tǒng)已取得了巨大發(fā)展。一般 FPGA 的外部時鐘信號可達幾十兆赫， 但是由于一些接口電路的特性所致，這樣高頻率的時鐘不適合電路工作，所以應(yīng)該引進時鐘分頻電路，產(chǎn)生頻率適合接口電路的時鐘信號，這樣才能便于接口電路工作。也就是說，綜合器是軟件描述與硬件實現(xiàn)的一座橋梁。該操作完成后， EDA 軟件將產(chǎn)生針對此項設(shè)計的適配報告和 JED 下載文件等多項結(jié)果。 加電時 ,FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中 ,配置完成后 ,FPGA進入工作狀態(tài)。 、 布線。 ● 設(shè)計技術(shù)直接面向用戶，即專用集成電路的被動使用者同時也可能是專用集成電路的主動設(shè)計者。在這個階段我們需要解決的問題是對目標(biāo)系統(tǒng)進行功能分析，確定系統(tǒng)的性能指標(biāo)，在此基礎(chǔ)上決定系統(tǒng)中需要采用哪些組件。 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 18 3. 下載可執(zhí)行代碼到開發(fā)板 通過使用 niosrun 批處理腳本，可以將第二步編譯生成的可執(zhí)行代碼下載到開發(fā)板上，并且立即執(zhí)行代碼。在這個階段設(shè)計者要使用第二階段得到的硬件配置文件以及第三階段得到的軟件代碼在開發(fā)板上進行詳細(xì)的測試。節(jié)約能源等等。液晶屏上任一像素位置都由其所在的行與列確定 [5]。在交流驅(qū)動波形 M 的變換下，驅(qū)動輸出將產(chǎn)生不同的驅(qū)動脈沖序從而實現(xiàn)對液晶像素的驅(qū)動。 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 26 圖 331 液晶顯示控制器原理框圖 液晶控制器通常都具有自 己的時鐘，也就是說液晶控制器的工作不依賴于處理器的系統(tǒng)時鐘，這樣液晶顯示控制器和微處理器在讀寫的時候就有一個握手過程。這些功能由控制部的寄存器的內(nèi)容所決定。 ON／ OFF 表示當(dāng)前的顯示狀態(tài)。如果定時間隔地，等間距地修改（如加一或減一）顯示起始行寄存器的內(nèi)容，則顯示屏將呈現(xiàn)顯示內(nèi)容向上或向下平滑滾動的顯示效果。如一般的 CRT 顯示器，在接上源并無信號輸入時，也會顯示“ No singnal input” 等信息，表明其仍正常。它不能直接實現(xiàn)一個模塊，來顯示字符。 頁面地址的設(shè)置和列地址的設(shè)置將顯示存儲器單元唯一地確定下來，為后來的顯示數(shù)據(jù)的讀／寫作了地址的選通。只有在 BUSY=0時，計算機對 GDM12864A 的操作才能 有效。 序號 符號 電平 狀態(tài) 功能 1 GND 0V － 電源地 2 Vcc － 邏輯電源正 3 V0 0～ 5V － 液晶顯示驅(qū)動電源 4 D/I H/L 輸入 寄存器選擇信號 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 29 5 R/W H/L 輸入 讀／寫選擇信號 6 E H/L 輸入 使能信號 7 DB0 H/L 三態(tài) 數(shù)據(jù)總線（最低位） 8 DB1 H/L 三態(tài) 數(shù)據(jù)總線 9 DB2 H/L 三態(tài) 數(shù)據(jù)總線 10 DB3 H/L 三態(tài) 數(shù)據(jù)總線 11 DB4 H/L 三態(tài) 數(shù)據(jù)總線 12 DB5 H/L 三態(tài) 數(shù)據(jù)總線 13 DB6 H/L 三態(tài) 數(shù)據(jù)總線 14 DB7 H/L 三態(tài) 數(shù)據(jù)總線（最高位） 15 CS2 H 輸入 片選 2（高電平有效） 16 CS1 H 輸入 片選 1（高電平有效） 17 /RES L 輸入 復(fù)位信號（低電平有效） 18 VEE 輸出 LCD 驅(qū)動負(fù)電壓 19 A 輸入 背光電源（ +） 20 K 0V － 背光電源（ ） GDM12864A 接口信號中的兩個 片選信號的組合定義見下表。 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 28 第四章、 GW48PK 系統(tǒng) LCD 液晶屏使用方法 . 864A LCM 圖形液晶顯示模塊的電路特性 2864A液晶顯示模塊接口開發(fā) GDM12864A LCM 圖形液晶顯示模塊的電路特性 的電特性 配置于 GW48PK系統(tǒng)的 LCD GDM12864A是帶顯示存儲器的圖形液晶顯示列驅(qū)動控制器。 CP— 數(shù)據(jù)移位脈沖信號，控制數(shù)據(jù)從控制器輸出，以及顯示數(shù)據(jù)在列中的移北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 27 位。液晶顯示驅(qū)動控制器可以說是驅(qū)動器的升格 — 在驅(qū)動器內(nèi)部增加控制功能從而使液晶顯示驅(qū)動器升格為專用的帶有顯示驅(qū)動輸出的液晶顯示控它在原有驅(qū)動功能的基礎(chǔ)上增加了片內(nèi)顯示緩沖區(qū)及其管理能力 。因而 隨著顯示像素的增多，為了保證現(xiàn)時就需要適度的提高驅(qū)動電壓以提高電場的電壓有效值或采用雙屏電極排布提高占空比系數(shù)。 在靜態(tài)驅(qū)動的液晶顯示器件上，比如說用于顯示數(shù)字一個 8字段模塊，像素的背電極 BP是連在一起引出的，而 8個字段像素的段電極 SGE分別引出，如圖 321所示。編譯器可以使用數(shù)量如此多的寄存器來加速函數(shù)調(diào)用以及對本地變量的訪問。 2. 轉(zhuǎn)換代碼為自啟動代碼 應(yīng)用程序代碼完全調(diào)試通過后，還可以將執(zhí)行代碼存儲到開發(fā)板上的 Flash 存儲器中，之后，每次 Nios CPU 復(fù)位重啟后就會自動執(zhí)行該可執(zhí)行代碼。 3. 使用 Quartus 進行硬件整體設(shè)計。 Nios 是一個可靈活定制的 CPU，它的外設(shè)是可選的 IP 核或自定制邏輯，可以根據(jù)系統(tǒng)設(shè)計要求，通過 SOPC Builder 向?qū)降慕缑娑ㄖ撇眉舻卯?dāng)?shù)?SOPC 系統(tǒng)。 2. 具有運行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式 。 硬件仿真與測試。 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 11 編譯。即可以實現(xiàn)半整數(shù)分頻。而液晶顯示技術(shù)逐漸成熟，已是型嵌入式設(shè)備顯示終端的主流設(shè)備。液晶顯示控制器作為液晶驅(qū)動電路的核心部件通常由集成電路組成，通過為液晶顯示系統(tǒng)提供時序信號和顯示數(shù)據(jù)來實現(xiàn)液晶顯示。 作 者 簽 名： 日 期： 指導(dǎo)教師簽名： 日 期： 使用授權(quán)說明 本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)?？梢圆捎糜坝　⒖s印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi)容。在這些因素的驅(qū)動下，顯示技術(shù)也取得了飛速的發(fā)展。本課題通過對 LCD顯示控制器的設(shè)計，在 LCD模塊上顯示“ WELCOME TO DIANXUEYUAN”和“ GOOD LUCK”等字符，設(shè)計一個頂層模塊然后在其下面建立 3 個功能獨立的子模塊，即分頻模塊、 LCD 顯示模塊和執(zhí)行指令模塊。典型的 EDA 工具中必須包含兩個特殊的軟件包，即綜合器和適配器。（該步驟可以略去） 。 5） FPGA 采用高速 CHMOS 工藝 ,功耗低 ,可以與 CMOS、 TTL 電平兼容。 3.(可選步驟）功能仿真。 SOPC 從設(shè)計層次上講，分硬件設(shè)計和軟件設(shè)計；從設(shè)計流程上講，是典型的自定向下的流程。 硬件設(shè)計 圖 21 Nios 硬件開發(fā)流程圖 設(shè)計規(guī)劃 自定義外設(shè)、指令 （ SOPC Builder ＆ QuartusII etc.) 定義 Nios系統(tǒng)模塊 （ SOPC Builder) 鎖定引腳、硬件編譯 （ QuartusII） 硬件原型設(shè)計 （ Nios 開發(fā)板） 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 17 . 基于 Nios 的嵌入式系統(tǒng)開發(fā)流程 基于 Nios 的嵌入式系統(tǒng)開發(fā)，需要使用 Altera 公司的 SOPC 開發(fā)環(huán)境，它主要由三個部分組成 :IP 庫 (Nios 軟核處理器， Avlon 總線，外圍設(shè)備接口等 )，SOPC Builder 開發(fā)工具 GNUPro 軟件編譯器。 2. 建立和編譯應(yīng)用軟件 Windows 下的 Nios 軟件開發(fā)環(huán)境是一個用 Cygwin 模擬的 Unix 控制臺環(huán)境， Nios 開發(fā)包編譯程序支持 C/C++或匯編源程序（后綴名分別為 .c 和 .s）。 3. 移植到目標(biāo)硬件 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 19 最后，當(dāng)準(zhǔn)備將軟件設(shè)計 實 現(xiàn)在目標(biāo)硬件平臺上時，可能還是需要用到上述幾步中提到的實用工具進行代碼下載和調(diào)試，如果硬件結(jié)構(gòu)與開發(fā)板相差太大，可能還需要對軟件代碼進行修改、調(diào)試，然后還是要用到 niosrun 命令、Nios OCI 調(diào)試器控制臺或 GREM Monitor 監(jiān)控程序等。電磁輻射很小，對人體安全無害，且保密性好 。 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 23 圖 322 靜態(tài)驅(qū)動波形 圖 323 靜態(tài)驅(qū)動電路原理圖 在顯示像素眾多時，如點陣型液晶顯示器件，若使用靜態(tài)驅(qū)構(gòu)將會產(chǎn)生眾多的引腳以及龐大的硬件驅(qū)動電路，這是不易實施的。鎖存器的輸出功能是將工作電源從邏輯轉(zhuǎn)換成驅(qū)動電源。它用來接收微處理器發(fā)送來的指令和數(shù)據(jù)，并向計算機反饋所需的信息，包括可以讀取顯示緩沖器某個 特定位置的顯示數(shù)據(jù)以及控制器的狀態(tài)?？刂茣r序?qū)Ⅱ?qū)動邏輯電路以管理和操作各電路。 8 位并行數(shù)據(jù)接口，適配 M6800 系列時序。 BUSY=1 表示 GDM12864A 正在處理計算機發(fā)來的指令或數(shù)據(jù)。當(dāng) D=0 為關(guān)顯示設(shè)置，顯示數(shù)據(jù)鎖存器被置零，顯示屏呈不顯示狀態(tài)，但顯示存儲器并沒有被破壞，在狀態(tài)字中 ON／ OFF＝ 1。 這 3 個子模塊最后在頂層模塊中被調(diào)用并裝配在一起，共同完成要求的功能。在這個接口之前的執(zhí)行指令模塊設(shè)計就與具體的液晶器件無關(guān)。 ● 讀顯示數(shù)據(jù)（ Read Display Data） RS R/W DB7 DB7 DB5 DB4 DB3 DB2 DB1 DB0 顯 示 數(shù) 據(jù) 該操作將 GDM12864A 接口部的輸出寄存器內(nèi)容讀出，然后列地址計數(shù)器自動加一。 ● 顯示開關(guān)設(shè)置（ Display on／ off） 北方民族大學(xué)學(xué)士學(xué)位論文 基于 FPGA 的嵌入式系統(tǒng)設(shè)計 LCD 顯示控制器 31 RS R/W DB7 DB7 DB5 DB4 DB3 DB2 DB1 DB0 0 O 1 1 1 1 1 D 該指令設(shè)置顯示開／關(guān)觸發(fā)器的狀態(tài)，由此控制顯示數(shù)據(jù)鎖存器的工作方式，從而控制顯示屏上的顯示狀態(tài)。 GDM12864A 指令表 指令名稱 控制 信號 控制代碼 D/I R/W D7 D6 D5 D4 D3 D2 D1 D0 顯示開頭設(shè)置 0 0 0 0 1 1 1 1 1 D 顯示起始行設(shè)置 0