【正文】 連機仿真、在線動態(tài)調(diào)試 在靜態(tài)調(diào)試中，對用戶樣機硬件進(jìn)行了初步調(diào)試，只是排除了一些明顯的靜態(tài)故障。 VHDL 設(shè)計： 步驟同上。十進(jìn)制計數(shù)器程序見附錄 A。 軟件仿真： 進(jìn)入波形編輯窗口：選取窗口菜單 Max+plusII→ Waveform Editor，進(jìn)入仿真 波形編輯器。若閘門時鐘信號 CLK1頻率是 1Hz，即 2分頻后產(chǎn)生一個脈寬為 1秒的時鐘 EN信號。 圖 46 74161 的器件引腳圖 （ 2） fpq 的設(shè)計。這樣就可以實現(xiàn)按下功能選擇鍵之后，在數(shù)碼顯示管上讀出該指標(biāo)的測量結(jié)果。該電路 R、 C參數(shù)根據(jù)實際所測信號的帶寬確定 ， 如頻率較高大于 70MHz，則電路和 PCB布線都需作較大改動。設(shè)在一次預(yù)置門電路 T 內(nèi)對被測信號計數(shù)為 Nx，對標(biāo)準(zhǔn)信號計數(shù)為 Ns，則下式成立： NsFsNxFx? （ 33） 由此推得： NsNsFsFx *? （ 34） 若所測頻率為 Fx，其真實值 Fxe，標(biāo)準(zhǔn)頻率為 Fs，一次測量中，由于 Fx計數(shù)的起停都是由該信號的上跳沿觸發(fā)的，因此在 T 內(nèi)對 Fx 的計數(shù) Nx 無誤差，在此時間內(nèi)的計數(shù) Ns 最多相差一個脈沖，即△ et≤ 1，則下式成立 NsFsNxFx? （ 35） etNsFsNxFxe ??? （ 36） 可分別推得 NsFsNxFx? （ 37） NxetNs FsF xe *??? （ 38） 長春理工大學(xué)本科畢業(yè)設(shè)計 13 根據(jù)相對誤差公式有 FxeFxFxeFxeFxe ??? （ 39） 經(jīng)整理得到 NsetFxeFxe ??? （ 310） 因 △ et≤ 1， 故 Net? ≤ 1/N， 即 NFxeFxe 1?? （ 311） FsTNs *? （ 312） 據(jù)以上分析，可知等精度測頻法具有以下三個特點： 相對測量誤差與被測頻率高低無關(guān)； 增大 T或 F可以增大 N，減少測量誤差，提高測量精度； 測量精度與預(yù)置門寬度和標(biāo)準(zhǔn)頻率有關(guān)，與被測信號的頻率無關(guān)， 在預(yù)置門和常規(guī)測頻閥門時間相同而被測信號頻率不同的情況下，等精度測量法的測量精度不變。當(dāng)高電平時計數(shù)允許，低電平時計數(shù)禁止。 圖 33 等精度測頻法時序控制波形圖 此種測頻可獲得較高的測量精度，測頻范圍是 0Hz～ 40MHz，測頻范圍廣。 隨著集成電路發(fā)展，自底向上的設(shè)計方法已逐步被現(xiàn)代的自頂向下的設(shè)計方法所取代。用于可在一個工作日內(nèi)完成實現(xiàn)設(shè)計項目的多次修改，直至最終設(shè)計定型。 適配 適配器也稱為結(jié)構(gòu)綜合器，它的功能是將由綜合器產(chǎn)生的網(wǎng)表文件配置于指定的目標(biāo)器件中，使之產(chǎn)生最終的下載文件，如 JEDEC、 Jam格式的文件。底層各功能模塊采用原理圖輸入方式，過程簡單，另外的優(yōu)點是各模塊均可進(jìn)行功能仿真，便于發(fā)現(xiàn)錯誤和進(jìn)行修改。 在方針和設(shè)計兩方面支持標(biāo)準(zhǔn)硬件描述語言的功能強大的 EDA軟件不斷推出。這一塊芯片就能代替原來的許許多多的單元電路或單片機的控制芯片和大量的外圍電路。 EDA技術(shù)在硬件實現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、 IC版圖設(shè)計技術(shù)、 ASIC測試和封裝技術(shù)、 FPGA/CPLD編程下載技術(shù)、自動測試技術(shù)等；在計算機輔助工程方面融合了計算機輔助設(shè)計 （ CAD） 、計算機輔助制造 （ CAM） 、計算機輔助測試 （ CAT） 、計算機輔助工程 （ CAE） 技術(shù)以及多種計算機語言的設(shè)計概念，而在現(xiàn)代電子學(xué)方面則容納了如電子線路設(shè)計理論、數(shù)字信號處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長線技術(shù)理論等等，因此 EDA技術(shù)是 現(xiàn)代電子系統(tǒng)計、制造不可缺少的技術(shù)。 4．本人完全了解學(xué)校關(guān)于保存、使用畢業(yè)設(shè)計（論文）的規(guī)定，即：按照學(xué)校要求提交論文和相關(guān)材料的印刷本和電子版本；同意學(xué)校保留畢業(yè)設(shè)計（論文）的復(fù)印件和電子版本，允許被查閱和借閱；學(xué)?？梢圆捎糜坝?、縮印或其他復(fù)制手段保存畢業(yè)設(shè)計（論文），可以公布其中的全部或部分內(nèi)容。 CPLD長春理工大學(xué)本科畢業(yè)設(shè)計 I 目 錄 摘 要 ............................................................... I ABSTRACT........................................................... II 第 1 章 緒論 ......................................................... 1 背景 .......................................................... 1 頻率計設(shè)計的目的和意義 ........................................ 1 論文所做的工作及研究內(nèi)容 ...................................... 2 第 2 章 設(shè)計環(huán)境介紹 ................................................. 3 EDA 技術(shù)的發(fā)展及 VHDL 簡介 ...................................... 3 EDA 技術(shù)的發(fā)展 ............................................. 3 VHDL 簡介 .................................................. 3 CPLD 器件及其特點 .......................................... 4 基于 EDA 的 CPLD/FPGA 設(shè)計流程 .................................. 4 設(shè)計輸 入 .................................................. 4 綜合 ...................................................... 5 適配 ...................................................... 5 時序仿真與功能仿真 ........................................ 5 編程下載 .................................................. 5 硬件測試 .................................................. 5 MAX+PLUSⅡ開發(fā)工具 ............................................. 6 Max+PlusⅡ開發(fā)系統(tǒng)的特點 .................................. 6 Max+PlusⅡ的功能 .......................................... 6 Max+PlusⅡ的設(shè)計過程 ...................................... 6 第 3 章 頻率計的設(shè)計原理及方案 ....................................... 8 頻率計的設(shè)計原理 .............................................. 8 直接測頻法原理 ............................................ 9 等精度測頻法原理 .......................................... 9 頻率計的設(shè)計方案 ............................................. 10 基于直接測頻法的設(shè)計方案 ................................. 10 基于等精度測頻法的設(shè)計方案 ............................... 11 第 4 章 頻率計硬件與軟件 ............................................ 14 頻率計硬件 ................................................... 14 電源部分 ................................................. 14 整形部分 ................................................. 15 長春理工大學(xué)本科畢業(yè)設(shè)計 II CPLD 芯片 ................................................. 15 顯示部分 ................................................. 16 鍵盤部分 ................................................. 17 頻率計軟件 ................................................... 18 分頻器模塊 ............................................... 18 閘門定時模塊 ............................................. 19 測頻 控制信號發(fā)生器模塊 ................................... 20 計數(shù)器 模塊 ............................................... 22 鎖存 器模塊 ............................................... 23 顯示 模塊 ................................................. 24 第 5 章 調(diào)試 ....................................................... 25 硬 件調(diào)試 ..................................................... 25 靜態(tài)調(diào)試 ................................................. 25 連機仿真、在線動態(tài)調(diào)試 ................................... 25 軟件調(diào)試 ..................................................... 26 參考文獻(xiàn) ........................................................... 28 致 謝 ............................................................ 29 附錄 1 設(shè)計源程序 .................................................. 30 直接測頻法 ....................................................... 30 等精度測頻法 ..................................................... 33 附錄 2 電路圖 ...................................................... 44 基于 CPLD 的頻率計頂層電路 設(shè)計圖（ 1） 直接測頻法 ................ 44 基于 CPLD 的頻率計頂層電路設(shè)計圖（ 2） 等精度測頻法 .............. 45 基于