【正文】 對本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。 input [23:0] probe。 else echo_r = {echo_r[0],echo}。 //25MHz input rst_n。在硬件焊接的過程中出現(xiàn)了芯片燒壞的問題，所以在購買元器件的時(shí)多買了幾個(gè)備用，否則后期再買耽誤時(shí)間和精力，所以焊接時(shí)必須謹(jǐn)慎，看清電路。然后利用 QuartusⅡ系統(tǒng)對 芯片的程序仿真，經(jīng)過反復(fù)調(diào)試，確定最終的程序。 圖 帶通濾波電路 增益控制與整形電路 為了能夠使 后續(xù)電路處理信號(hào)的準(zhǔn)確性 得到提高，設(shè)計(jì)出了 如圖 所示 電路。 平時(shí)的學(xué)習(xí)生活中有兩種常用的時(shí)鐘電路設(shè)計(jì)，分別，內(nèi)部時(shí)鐘和外部時(shí)鐘模式。 其 具有以下幾個(gè)特性： （ 1） 具有 84 個(gè)管 腳，其中 5 根為 ISP 下載，方便系統(tǒng)的編程 。如圖 所示是基于 CPLD 地計(jì)數(shù)檢波器的原理圖。就是對于隨意的全部單獨(dú)信 號(hào)都能夠通過單獨(dú)的樣式差不多的、而且包含零相位頻譜的信號(hào)來生成。相比與以前的二極管包絡(luò)檢波器它的功能更加優(yōu)越，彌補(bǔ)了以前的不足；由于 CPLD 包括了在線編程功能這個(gè)優(yōu)勢，所以能夠通過改變 VHDL 程序來對 CPLD 再次配置，讓計(jì)數(shù)檢波判別電路包含有些柔性以及可升級(jí)性能，能夠適時(shí)的改變檢波輸出。 實(shí)現(xiàn)這項(xiàng)信號(hào)轉(zhuǎn)換功能的還需要控制電路的參與， 與此同時(shí)，目前在信號(hào)轉(zhuǎn)換技術(shù)上，大部分的廠商采取專用集成電路，顯然這種芯片的開發(fā)成本相比其它的方法成本較高，另外自主研發(fā)的芯片在性能上與專用芯片 的相差甚遠(yuǎn) ，為此本文將采用先進(jìn)的復(fù)雜可編程邏輯器件CPLD，高性能、低成本來實(shí)現(xiàn)此功能。 Complex PLD 的縮寫可以寫成 CPLD。計(jì)數(shù)檢波器是在控制電路中的 CPLD 的基礎(chǔ)上實(shí)現(xiàn)的，即和部分控制電路集成在一塊芯片上，減少了元器件的數(shù)量，提高了電路的可靠性和抗干擾能力。這樣的信號(hào)通常都要經(jīng)過包含可以配合的相頻特性全通網(wǎng)絡(luò)來生成。 圖 基于 CPLD 的計(jì)數(shù)檢波器原理框圖 由于多普勒信號(hào)內(nèi)部包括地脈沖數(shù)量相對來說比較少，所以對于檢波器的功能需要也相對比較高，首先他要包括很大的抗干擾的能力而且它的檢波線性能一定要優(yōu)越，含有相對 較少的死區(qū)，對于惰性失真的要求也很高，必須控制在很小的范圍之內(nèi)。 （ 2） 具有 6000 個(gè)門， 為 其中包含 2500 個(gè) 典型可用門 ； （ 3） 有 8 個(gè)邏輯陣列塊，有 128 個(gè)宏單元 ； （ 4） 每 一 個(gè) 宏單元都有獨(dú)立的可編程電源控制 ； （ 5） 有 60 個(gè)可用的 I / O 端口，可以單獨(dú)配置為輸入，輸出和雙向模式； （ 6） 有 2 個(gè)全局時(shí)鐘及 、 一個(gè)全局使能端 、 一個(gè)全局清 除端。 本 設(shè)計(jì)中我用的是內(nèi)部時(shí)鐘方式，在兩個(gè)引腳上加接晶體或陶瓷的振動(dòng)器就形成了內(nèi)部震蕩方式，同時(shí)因?yàn)?AT89C52 單片機(jī)內(nèi)部有個(gè)高增益反相放大器，要在外面加接上晶振后就 組成 了振蕩器 ， 從而產(chǎn)生震蕩時(shí)鐘脈沖，直接進(jìn)入內(nèi)部時(shí)鐘的電路。計(jì)數(shù)檢波電路是由 CPLD 實(shí)現(xiàn)的，要 求輸入信號(hào)的幅值高電平為 V、低電平為 0V。 將完整的程序通過下載器寫入到芯片中 ，然后把芯片插入到電路板上的芯片槽里， 將實(shí)物平整的放在實(shí)驗(yàn)桌上，保證超聲波發(fā)射頭和接收頭周圍沒有遮擋物，為了避免不必要的干擾，此實(shí)驗(yàn)有兩個(gè)方面的驗(yàn)證，分為靜態(tài)測試和動(dòng)態(tài)測試。 經(jīng)過多次認(rèn)真的調(diào)試，發(fā)現(xiàn)了許多焊接上的問題、編寫上的錯(cuò)誤和邏輯上的模糊，對于焊接的問題，用萬用表仔細(xì)的對焊接后的電路進(jìn)行檢查，將虛焊一一焊好；對編寫程序每一句進(jìn)行認(rèn)真的檢查，通過查資料得以解決；對于邏輯模塊上重新查閱資料梳理清晰。 //低電平復(fù)位信號(hào) output trig。 always (posedge clk or negedge rst_n) if(!rst_n) pulse = 2439。 output source。本人完全意識(shí)到本聲明的法律后果由本人承擔(dān)。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。 Endmodule // megafunction wizard: %InSystem Sources and Probes% // GENERATION: STANDARD // VERSION: // MODULE: altsource_probe // ============================================================ // File Name: // Megafunction Name(s): // altsource_probe // // Simulation Library Files(s): // altera_mf // ============================================================ module mydebug ( probe, source)。b00。 input clk。 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 25 頁 共 38 頁 結(jié)束語 完成了畢業(yè)設(shè)計(jì)的任務(wù)，本次設(shè)計(jì)包含軟件仿真和實(shí)物的測試，在軟件仿真的過程中遇到了好多問題，因?yàn)閷?Quartus II不熟悉，在操作運(yùn)用方面比較生硬，和之前學(xué)過的一些軟件相比，有些復(fù)雜，生成的文件相當(dāng)多，而且在操作過程中要注意芯片的選用很重要，命名的文件要統(tǒng)一，不然會(huì)出現(xiàn)找不到文 件的情況。 圖 發(fā)射電路原理圖 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 19 頁 共 38 頁 圖 控制 發(fā)射信號(hào)電路 實(shí)驗(yàn)方法 本設(shè)計(jì)涉及到 單片機(jī)芯片和 CPLD芯片，所以先對 CW信號(hào)發(fā)射的程序以及 CPLD芯片控制信號(hào)的程序進(jìn)行編寫。帶通濾波電路如圖 所示。 振蕩電路及 AT89C52 芯片 單片機(jī) 芯片 內(nèi)部有一個(gè) 反相放大器 ，用于構(gòu)成 振蕩器 ，引腳 XTAL1 和 引腳 XTAL2分別 是該放大器的輸入端 和輸出端 。 該芯片 支持多種 不同的 電壓口，引腳 之間的邏輯時(shí)延 最短 可 為 5 納秒 ，最高計(jì)數(shù)頻率 可達(dá)到 ， 而且 可以運(yùn)用 多種編程方式 進(jìn)行編寫 ， 并且 可 以 利用軟件 QuartusⅡ 方便地 來 仿真、綜合和下載 。在水中聲探測儀中心控制電路的基礎(chǔ)上 , 通過簡單的改變VHDL 程序 ,這樣就不需要再變動(dòng)或者是增添別的硬件電路，就可以完成計(jì)數(shù)檢波器單片機(jī) 帶通濾波器 模擬開關(guān) 隔離級(jí) A C 輸出 B D 非線性器件 低通濾波 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 6 頁 共 38 頁 的功能。 圖 有源法原理框圖 無源法利用窄脈沖激勵(lì)產(chǎn)生特定信號(hào) , 因?yàn)槠渚哂刑囟ㄑ訒r(shí)特性的網(wǎng)絡(luò)，原理如下。使用這 樣的器件就可以滿足檢波還有濾波這樣的兩個(gè)方面效果。水下深彈能夠準(zhǔn)確的識(shí)別 、 以及打擊目標(biāo)，首先要解決 的問題是 怎樣識(shí)別目標(biāo)，為此，安裝在彈頭上的水下探測器能夠產(chǎn)生常頻信號(hào)（ CW），當(dāng)有 目標(biāo)回波信號(hào)時(shí)，立即自動(dòng)切換發(fā)射調(diào)頻信號(hào)（ FM），系統(tǒng)進(jìn)入目標(biāo)跟蹤、 攻擊階段。它是一個(gè)相比于 PLD 器件更加強(qiáng)大的邏輯編輯器件。 本文的 主要研究內(nèi)容 本文主要研究 超聲波的發(fā)射控制電路 和計(jì)數(shù) 檢波判別電路 ，對于 CW 信號(hào)的發(fā)射電路采用 AT89C52 單片機(jī) 芯片控制晶振芯片 產(chǎn)生，然后通過帶通濾波電路，經(jīng)過超聲波發(fā)射頭發(fā)射出去， 搜索目標(biāo)，當(dāng)信號(hào)觸碰到目標(biāo)物體時(shí)產(chǎn)生回波信號(hào)，回波信號(hào)通過超聲波接收頭接收信號(hào)，再通過接收機(jī)阻抗匹配，將信號(hào)輸入到兩級(jí)放器進(jìn)行放大， 將放大后的信號(hào)再經(jīng)過帶通濾波電路、增益控制電路、整形電路等一系列電路后，以 CPLD（ EPM7128SLC8415）芯片的輸入 為依據(jù) ，根據(jù)超聲波檢測系統(tǒng)的總體要求，進(jìn)行 基于 CPLD 的計(jì)數(shù)檢測判決電路 的 設(shè)計(jì) ， 用于判別 多普勒頻偏信號(hào)并 產(chǎn)生 控制信號(hào) ，控制是否繼續(xù)發(fā)射探測信號(hào)。 這種方法的 關(guān)鍵是 要 設(shè)計(jì)一個(gè)群延時(shí)網(wǎng)絡(luò) ,而此網(wǎng)絡(luò)要與所要求的相頻特性一致，無源法 原理框圖如圖 所示。雖然在信號(hào)處理電路中采取了諸如限幅、濾波措施，但是仍然難以避免來自檢波器的輸入端的輸入干擾信號(hào)。 當(dāng)定時(shí)時(shí)間（小于 1ms），定時(shí)器停止計(jì)時(shí)，輸出控制信號(hào)到計(jì)數(shù)器和決定裝置，當(dāng)停止計(jì)數(shù)的同時(shí)，決定觸發(fā)裝置讀取計(jì)數(shù)值 。振蕩電路是由 1 個(gè) 12MHz晶體和 2 個(gè) 33pF 陶瓷電容器，振蕩電路和單片機(jī) AT89C52芯片連接如圖 顯示 。經(jīng)過前面一系列電路 的處理，整形電路的輸入信號(hào)是寬度為 大約為 1 ms， 頻率范圍為 20xxHz~5800Hz、峰峰值約為 10V 的脈沖串， 為了能夠 與計(jì)數(shù)檢波電 路的電平相匹 本科畢業(yè)設(shè)計(jì)說明書（論文） 第 14 頁 共 38 頁 配， 通過由三極管 Q3 組成的整形電路，使 信號(hào)的 幅值變成高電平 和 低電平 ，分別 為 和 0V。接通電源，將手靜止放在超聲波發(fā)射頭前端，看 LED 燈的狀態(tài)；將手放在超聲波發(fā)射頭前端慢慢地來回移動(dòng)，同樣的，觀察 LED 的狀態(tài)。 通過查閱資料和實(shí)驗(yàn)的驗(yàn)證我發(fā)現(xiàn)， 發(fā)射的超聲波遇到不同形狀的障礙物反射回來的情況不一樣，被吸收的程度不一樣 。 input echo。d0。 wire sub_wire0。 作者簽名： 日期： 年 月 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使