【正文】 module mydebug ( probe, source)。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其他個人或集體已經(jīng)發(fā)表或撰寫的成果作品。 、圖表要求： 1）文字通順，語言流暢，書寫字跡工整，打印字體及大小符合要求，無錯別字，不準(zhǔn)請他人代寫 2）工程設(shè)計類題目的圖紙，要求部分用尺規(guī)繪制，部分用計算機(jī)繪制，所有 圖紙應(yīng)符合國家技術(shù)標(biāo)準(zhǔn)規(guī)范。本人完全意識到本聲明的法律后果由本人承擔(dān)。 output source。 output source。 reg[23:0] pulse_r。 always (posedge clk or negedge rst_n) if(!rst_n) pulse = 2439。d26_000) ? 139。 //低電平復(fù)位信號 output trig。我有很多基礎(chǔ)理論知識掌握不牢和實物設(shè)計思路上的缺漏，老師一邊細(xì)心地，認(rèn) 真地幫我們查漏補缺，一邊鼓勵我們發(fā)揮我們的特長，這才能讓我的畢業(yè)設(shè)計課題能夠順利有序地進(jìn)行直至滿足相關(guān)的要求。 經(jīng)過多次認(rèn)真的調(diào)試，發(fā)現(xiàn)了許多焊接上的問題、編寫上的錯誤和邏輯上的模糊，對于焊接的問題，用萬用表仔細(xì)的對焊接后的電路進(jìn)行檢查，將虛焊一一焊好；對編寫程序每一句進(jìn)行認(rèn)真的檢查，通過查資料得以解決；對于邏輯模塊上重新查閱資料梳理清晰。 圖 電路板供電正常 本科畢業(yè)設(shè)計說明書（論文） 第 22 頁 共 38 頁 如圖 所示， LED 燈亮， 表明 有回波信號，即切換發(fā)射控制信號，控制 FM 信號的發(fā)射。 將完整的程序通過下載器寫入到芯片中 ，然后把芯片插入到電路板上的芯片槽里， 將實物平整的放在實驗桌上，保證超聲波發(fā)射頭和接收頭周圍沒有遮擋物，為了避免不必要的干擾，此實驗有兩個方面的驗證，分為靜態(tài)測試和動態(tài)測試。 圖 發(fā)射部分流程圖 本科畢業(yè)設(shè)計說明書（論文） 第 17 頁 共 38 頁 上電初始化 模塊內(nèi)部開始計數(shù) 延時 10ms 判斷是否收到 否 是 接收部分的流程圖如圖 所示。計數(shù)檢波電路是由 CPLD 實現(xiàn)的，要 求輸入信號的幅值高電平為 V、低電平為 0V。 如經(jīng)過接收機(jī)阻抗匹配電路、兩級放大電路、帶通濾波電路、增益 控制電路、整形電路之后，將形成的方波信號輸入到 CPLD 芯片電路中進(jìn)行計數(shù)和判別。 本 設(shè)計中我用的是內(nèi)部時鐘方式，在兩個引腳上加接晶體或陶瓷的振動器就形成了內(nèi)部震蕩方式，同時因為 AT89C52 單片機(jī)內(nèi)部有個高增益反相放大器，要在外面加接上晶振后就 組成 了振蕩器 ， 從而產(chǎn)生震蕩時鐘脈沖，直接進(jìn)入內(nèi)部時鐘的電路。 由于 VHDL 語言是一種標(biāo)準(zhǔn)硬件描述語言 ，是用來 描述、模擬、綜合、優(yōu)化和布線的 ， 因此 設(shè)計 開發(fā) 人員之間 可以 方便地進(jìn)行交流， 使 硬件電路設(shè)計的工作量 大大減少并提高了效率 ，開發(fā) 的速度變快了 。 （ 2） 具有 6000 個門， 為 其中包含 2500 個 典型可用門 ； （ 3） 有 8 個邏輯陣列塊，有 128 個宏單元 ； （ 4） 每 一 個 宏單元都有獨立的可編程電源控制 ； （ 5） 有 60 個可用的 I / O 端口，可以單獨配置為輸入，輸出和雙向模式； （ 6） 有 2 個全局時鐘及 、 一個全局使能端 、 一個全局清 除端。在本設(shè)計中，就是采用了這種方法。 圖 基于 CPLD 的計數(shù)檢波器原理框圖 由于多普勒信號內(nèi)部包括地脈沖數(shù)量相對來說比較少，所以對于檢波器的功能需要也相對比較高，首先他要包括很大的抗干擾的能力而且它的檢波線性能一定要優(yōu)越，含有相對 較少的死區(qū)，對于惰性失真的要求也很高，必須控制在很小的范圍之內(nèi)。通過使用二極管以及電阻和電容還有電感這樣的元件進(jìn)行必要的連接就可以從調(diào)制信號當(dāng)中解調(diào)出需要的低頻信號。這樣的信號通常都要經(jīng)過包含可以配合的相頻特性全通網(wǎng)絡(luò)來生成。本次課題 CW 信號發(fā)射部分 程序 是 利用 C語言進(jìn)行編寫的， 在 AT89C52 芯片特性的基礎(chǔ)上進(jìn)行編寫的， 而在計數(shù)檢波判別電路中，是利用 VHDL 語言進(jìn)行 FM 信號控制的程序編寫，主要構(gòu)思是模塊化和自上而下， 這樣能夠提高程序的準(zhǔn)確性，能夠方便的檢查錯誤，而且可以經(jīng)過后續(xù) 查閱相關(guān)的書籍和資料，添加或刪除一些程序，使其達(dá)到了本次畢業(yè)設(shè)計的技術(shù)要求， 然后 才能更好的進(jìn)行下一步的調(diào)試工作了。計數(shù)檢波器是在控制電路中的 CPLD 的基礎(chǔ)上實現(xiàn)的，即和部分控制電路集成在一塊芯片上，減少了元器件的數(shù)量，提高了電路的可靠性和抗干擾能力。而所謂的調(diào)制就是通過使用基帶信號來智能調(diào)整控制載波的相關(guān)參數(shù)。 Complex PLD 的縮寫可以寫成 CPLD。 本科畢業(yè)設(shè)計說明書（論文） 第 1 頁 共 38 頁 1 緒論 背景 及 意義 水下超聲波探測器最早在軍事上得到運用 ， 水下超聲探測是利用超聲波探測水中目標(biāo) ，主要運用在魚雷 ，水下炸彈、深彈 等 領(lǐng)域， 若能夠自動搜索、定位 、 并跟蹤目標(biāo) ,為引信發(fā)火控制系統(tǒng)提供更多信息 ,則將對提高水中武器彈藥或戰(zhàn)斗部的毀傷能力起很大作用。 實現(xiàn)這項信號轉(zhuǎn)換功能的還需要控制電路的參與， 與此同時，目前在信號轉(zhuǎn)換技術(shù)上，大部分的廠商采取專用集成電路，顯然這種芯片的開發(fā)成本相比其它的方法成本較高，另外自主研發(fā)的芯片在性能上與專用芯片 的相差甚遠(yuǎn) ，為此本文將采用先進(jìn)的復(fù)雜可編程邏輯器件CPLD，高性能、低成本來實現(xiàn)此功能。 本科畢業(yè)設(shè)計說明書（論文） 第 2 頁 共 38 頁 相關(guān)的技術(shù)研究 平常說的 調(diào)制技術(shù)是 的方法是將 基帶信號 轉(zhuǎn)變?yōu)?傳輸信號 。相比與以前的二極管包絡(luò)檢波器它的功能更加優(yōu)越，彌補了以前的不足；由于 CPLD 包括了在線編程功能這個優(yōu)勢，所以能夠通過改變 VHDL 程序來對 CPLD 再次配置，讓計數(shù)檢波判別電路包含有些柔性以及可升級性能，能夠適時的改變檢波輸出。 第二部分：發(fā)射控制電路 的 軟件 設(shè)計。就是對于隨意的全部單獨信 號都能夠通過單獨的樣式差不多的、而且包含零相位頻譜的信號來生成。 計數(shù) 檢波電路 方案 方案一：利用包絡(luò)檢波，常用的方法是傳統(tǒng)二極管包絡(luò)檢波，其電路工作電路采用的核心元件是二極管。如圖 所示是基于 CPLD 地計數(shù)檢波器的原理圖。 有許多方法來實現(xiàn)帶通濾波功能，可以使用該芯片的電路實現(xiàn)，但比較復(fù)雜，可以使用一個低通濾波器和高通濾波器的組合產(chǎn)生 ，也可以用簡單的元器件的組合來實現(xiàn)濾波的功能，比如用 電阻 電感 電容組合而成的 電路 就可以實現(xiàn)帶通濾波器的功能。 其 具有以下幾個特性： （ 1） 具有 84 個管 腳，其中 5 根為 ISP 下載，方便系統(tǒng)的編程 。 VHDL 語言程序 具有硬件特征的語句 ， 除此之外，它所具有的 語言形式 、 描述風(fēng)格與句法 和 一般的 計算機(jī)高級語言 相似 ，以下 實其所具有的 幾個特性： （ 1） 功能強大，設(shè)計方式多樣 ； （ 2） 具有強大的硬件描述能力 ； （ 3） 具有很強的移植能力 ； （ 4） 設(shè)計描述與器件無關(guān) ； （ 5） 程序易于共享和復(fù)用 。 平時的學(xué)習(xí)生活中有兩種常用的時鐘電路設(shè)計，分別，內(nèi)部時鐘和外部時鐘模式。 本科畢業(yè)設(shè)計說明書（論文） 第 12 頁 共 38 頁 圖 回波控制信號判別流程圖 回波信號處理 電路 在 對目標(biāo)回波信號檢測 前 ， 就 必須先 要 對回波信號進(jìn)行相應(yīng)的處理， 包括放大、濾波整形等。 圖 帶通濾波電路 增益控制與整形電路 為了能夠使 后續(xù)電路處理信號的準(zhǔn)確性 得到提高，設(shè)計出了 如圖 所示 電路。 發(fā)射 和接收流程圖 首先要畫出程序流程圖，根據(jù)流程圖寫出相應(yīng)的程序，這樣做有利于明確軟件編寫部分的邏輯 ， 發(fā)射部分的流程圖如圖 所 示。然后利用 QuartusⅡ系統(tǒng)對 芯片的程序仿真，經(jīng)過反復(fù)調(diào)試，確定最終的程序。 圖 實物圖 本科畢業(yè)設(shè)計說明書（論文） 第 21 頁 共 38 頁 上電之后， 如圖 所示， LED 燈 亮， 表明 電路板供電正常。在硬件焊接的過程中出現(xiàn)了芯片燒壞的問題，所以在購買元器件的時多買了幾個備用，否則后期再買耽誤時間和精力，所以焊接時必須謹(jǐn)慎，看清電路。 本科畢業(yè)設(shè)計說明書（論文） 第 26 頁 共 38 頁 致 謝 在畢業(yè)設(shè)計期間，從設(shè)計題目的選擇，到資料的查找、原理的講解，再到做實物的設(shè)計指導(dǎo)，最后到畢業(yè)論文的結(jié)構(gòu)布局和報告內(nèi)容的修改都給予我們耐心，認(rèn)真的輔導(dǎo)。 //25MHz input rst_n。 assign trig = (t 2439。 else echo_r = {echo_r[0],echo}。 else 。 input [23:0] probe。 input [23:0] probe。對本文的研究做出重要貢獻(xiàn)的個人和集體，均已在文中以明確方式標(biāo)明。圖表整潔，布局合理，文字注釋必須使用工程字書寫，不準(zhǔn)用徒手畫 3）畢業(yè)論文須用 A4 單面打印，論文 50 頁以上的雙面打印 4）圖表應(yīng)繪制于無格子的頁面上 5）軟件工程類課題應(yīng)有程序清單，并提供電子文檔 1）設(shè)計（論文） 2）附件：按照任務(wù)書、開題報告、外文譯文、譯文原文（復(fù)印件）次序裝訂