【正文】 頻率計軟件 ................................................... 18 分頻器模塊 ............................................... 18 閘門定時模塊 ............................................. 19 測頻 控制信號發(fā)生器模塊 ................................... 20 計數(shù)器 模塊 ............................................... 22 鎖存 器模塊 ............................................... 23 顯示 模塊 ................................................. 24 第 5 章 調(diào)試 ....................................................... 25 硬 件調(diào)試 ..................................................... 25 靜態(tài)調(diào)試 ................................................. 25 連機(jī)仿真、在線動態(tài)調(diào)試 ................................... 25 軟件調(diào)試 ..................................................... 26 參考文獻(xiàn) ........................................................... 28 致 謝 ............................................................ 29 附錄 1 設(shè)計源程序 .................................................. 30 直接測頻法 ....................................................... 30 等精度測頻法 ..................................................... 33 附錄 2 電路圖 ...................................................... 44 基于 CPLD 的頻率計頂層電路 設(shè)計圖（ 1） 直接測頻法 ................ 44 基于 CPLD 的頻率計頂層電路設(shè)計圖（ 2） 等精度測頻法 .............. 45 基于 CPLD 的頻率計硬件電路設(shè)計圖（ 3） 直接測頻法 ................ 46 基于 CPLD 的頻率計硬件電路設(shè)計圖（ 4） 等精度測頻法 .............. 47 長春理工大學(xué)本科畢業(yè)設(shè)計 1 第 1章 緒論 背景 20世紀(jì)后期，隨著信息技術(shù)、電子技術(shù)的飛速發(fā)展，現(xiàn)代電子產(chǎn)品幾乎滲透了社會的各個領(lǐng)域，有力地推動了社會信息化程度的大大提高和社會生產(chǎn)力的發(fā)展。 以上承諾的法律結(jié)果將完全由本人承擔(dān)！ 作 者 簽 名： 年 月 日 長春理工大學(xué)本科畢業(yè)設(shè)計 I 摘 要 頻率 測量 是電子測量領(lǐng)域最基本也是最重要的測量之一。 4．本人完全了解學(xué)校關(guān)于保存、使用畢業(yè)設(shè)計（論文）的規(guī)定，即：按照學(xué)校要求提交論文和相關(guān)材料的印刷本和電子版本；同意學(xué)校保留畢業(yè)設(shè)計（論文）的復(fù)印件和電子版本，允許被查閱和借閱；學(xué)?？梢圆捎糜坝　⒖s印或其他復(fù)制手段保存畢業(yè)設(shè)計（論文），可以公布其中的全部或部分內(nèi)容。 EDA。 EDA技術(shù)在硬件實現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)、 IC版圖設(shè)計技術(shù)、 ASIC測試和封裝技術(shù)、 FPGA/CPLD編程下載技術(shù)、自動測試技術(shù)等；在計算機(jī)輔助工程方面融合了計算機(jī)輔助設(shè)計 （ CAD） 、計算機(jī)輔助制造 （ CAM） 、計算機(jī)輔助測試 （ CAT） 、計算機(jī)輔助工程 （ CAE） 技術(shù)以及多種計算機(jī)語言的設(shè)計概念，而在現(xiàn)代電子學(xué)方面則容納了如電子線路設(shè)計理論、數(shù)字信號處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長線技術(shù)理論等等，因此 EDA技術(shù)是 現(xiàn)代電子系統(tǒng)計、制造不可缺少的技術(shù)。 在傳統(tǒng)的控制系統(tǒng)中，通常將單片機(jī)作為控制核 心并輔以相應(yīng)的元器件構(gòu)成一個整體。這一塊芯片就能代替原來的許許多多的單元電路或單片機(jī)的控制芯片和大量的外圍電路。 本設(shè)計主要工作包括以下幾項內(nèi)容： 簡述了當(dāng)今頻率計的發(fā)展情況，對幾種常用的測頻方法進(jìn)行了介紹和對比。 在方針和設(shè)計兩方面支持標(biāo)準(zhǔn)硬件描述語言的功能強(qiáng)大的 EDA軟件不斷推出。 VHDL 語言覆蓋面廣、描述能力強(qiáng)，能支持硬件的設(shè)計、驗證、綜合和測試，是一種 多層次的硬件描述語言。底層各功能模塊采用原理圖輸入方式，過程簡單，另外的優(yōu)點是各模塊均可進(jìn)行功能仿真，便于發(fā)現(xiàn)錯誤和進(jìn)行修改。 波形圖輸入方法主要用于建立和編輯波形設(shè)計文件以及輸入仿真向量和功能測試向量。 適配 適配器也稱為結(jié)構(gòu)綜合器，它的功能是將由綜合器產(chǎn)生的網(wǎng)表文件配置于指定的目標(biāo)器件中，使之產(chǎn)生最終的下載文件，如 JEDEC、 Jam格式的文件。 硬件 測試 最后是將含有載入了設(shè)計的 FPGA或 CPLD的硬件系統(tǒng)進(jìn)行統(tǒng)一的測試，以便最終驗證設(shè)計項目在目標(biāo)系統(tǒng)上的實際工作情況，以排除錯誤，完成設(shè)計 長春理工大學(xué)本科畢業(yè)設(shè)計 6 Max+PlusⅡ 開發(fā)工具 Max+PlusⅡ 開發(fā)系統(tǒng)的特點 Max+PlusⅡ 是美國 Altera 公司 提供的 FPGA/CPLD 開發(fā)集成壞境，其全稱為Multiple Array Matrix and Programmable Logic User SystemⅡ 。用于可在一個工作日內(nèi)完成實現(xiàn)設(shè)計項目的多次修改，直至最終設(shè)計定型。 驗證仿真 ： 將編譯產(chǎn)生的延時信息加入到設(shè)計中，進(jìn)行布局后的仿真，是與實際器件工作時情況基本相同的仿真。 隨著集成電路發(fā)展，自底向上的設(shè)計方法已逐步被現(xiàn)代的自頂向下的設(shè)計方法所取代。被測信號的頻率和閘門時間的設(shè)置都會對測量精度有影響。 圖 33 等精度測頻法時序控制波形圖 此種測頻可獲得較高的測量精度，測頻范圍是 0Hz～ 40MHz，測頻范圍廣。當(dāng)使能信號為高電平時允許計數(shù)，為低電平時停止計數(shù)，并保持其所計脈沖個數(shù)。當(dāng)高電平時計數(shù)允許，低電平時計數(shù)禁止。鎖存器的位數(shù)跟計數(shù)器的位數(shù)一致。設(shè)在一次預(yù)置門電路 T 內(nèi)對被測信號計數(shù)為 Nx，對標(biāo)準(zhǔn)信號計數(shù)為 Ns，則下式成立： NsFsNxFx? （ 33） 由此推得： NsNsFsFx *? （ 34） 若所測頻率為 Fx，其真實值 Fxe，標(biāo)準(zhǔn)頻率為 Fs，一次測量中，由于 Fx計數(shù)的起停都是由該信號的上跳沿觸發(fā)的，因此在 T 內(nèi)對 Fx 的計數(shù) Nx 無誤差，在此時間內(nèi)的計數(shù) Ns 最多相差一個脈沖，即△ et≤ 1，則下式成立 NsFsNxFx? （ 35） etNsFsNxFxe ??? （ 36） 可分別推得 NsFsNxFx? （ 37） NxetNs FsF xe *??? （ 38） 長春理工大學(xué)本科畢業(yè)設(shè)計 13 根據(jù)相對誤差公式有 FxeFxFxeFxeFxe ??? （ 39） 經(jīng)整理得到 NsetFxeFxe ??? （ 310） 因 △ et≤ 1， 故 Net? ≤ 1/N， 即 NFxeFxe 1?? （ 311） FsTNs *? （ 312） 據(jù)以上分析，可知等精度測頻法具有以下三個特點： 相對測量誤差與被測頻率高低無關(guān)； 增大 T或 F可以增大 N，減少測量誤差，提高測量精度； 測量精度與預(yù)置門寬度和標(biāo)準(zhǔn)頻率有關(guān)，與被測信號的頻率無關(guān)， 在預(yù)置門和常規(guī)測頻閥門時間相同而被測信號頻率不同的情況下，等精度測量法的測量精度不變。 高、低位轉(zhuǎn)換模塊：將 16位按高、低位將其轉(zhuǎn)換成 4個 4位二進(jìn)制數(shù)據(jù)，便于輸出顯示。該電路 R、 C參數(shù)根據(jù)實際所測信號的帶寬確定 ， 如頻率較高大于 70MHz，則電路和 PCB布線都需作較大改動。 移位寄存器 74LS164的兩個輸入端 A和 B與 CPLD的數(shù)據(jù)輸出口相接，時鐘信號 CLK與同步移位脈沖輸 出口相接。這樣就可以實現(xiàn)按下功能選擇鍵之后，在數(shù)碼顯示管上讀出該指標(biāo)的測量結(jié)果。 分頻器模塊 分頻器模塊要將實驗室的 4MHz 轉(zhuǎn)換成 1KHz 的信號來作為標(biāo)準(zhǔn)信號。 圖 46 74161 的器件引腳圖 （ 2） fpq 的設(shè)計。 本設(shè)計中，系統(tǒng)輸入時鐘為 4MHz，經(jīng)過分頻器后轉(zhuǎn)換為 1KHz 的信號。若閘門時鐘信號 CLK1頻率是 1Hz，即 2分頻后產(chǎn)生一個脈寬為 1秒的時鐘 EN信號。見附錄 A。 軟件仿真： 進(jìn)入波形編輯窗口：選取窗口菜單 Max+plusII→ Waveform Editor，進(jìn)入仿真 波形編輯器。 計數(shù)器 模塊 數(shù)字系統(tǒng)經(jīng)常需要對脈沖的個數(shù)進(jìn)行計數(shù)，以實現(xiàn)數(shù)字測量、狀態(tài)控制和數(shù)據(jù)運(yùn)算等，計數(shù)器就是完成這一功能的邏輯器件。十進(jìn)制計數(shù)器程序見附錄 A。 VHDL 設(shè)計： 步驟同上。 VHDL 設(shè)計： 步驟同上。 具體步驟如下： （ 1）電源檢查 當(dāng)電路板連接或焊接完成后，先不插主要元器件，通上電源。 連機(jī)仿真、在線動態(tài)調(diào)試 在靜態(tài)調(diào)試中，對用戶樣機(jī)硬件進(jìn)行了初步調(diào)試，只是排除了一些明顯的靜態(tài)故障。 圖 51 圖 52 長春理工大學(xué)本科畢業(yè)設(shè)計 27 圖 53 長春理工大學(xué)本科畢業(yè)設(shè)計 28 參考文獻(xiàn) [1]． 張青林．基于單片機(jī)和 CPLD 的數(shù)字頻率計的設(shè)計 [J] ．今日電子， 20xx（ 9） ： 9495． [2]． 潘松，王國棟． VHDL 實用教程 [M] ．北京：電子科技大學(xué)出版社， 20xx． [3]． 牛曉弟，馬洪濤，高志勇 ．?dāng)?shù)字頻率計的設(shè)計 [J] ．電腦開發(fā)與應(yīng)用， 20xx（ 09）． [4]． 楊明濤，楊海明，候文，等．基于 C8051F041的高精度頻率計設(shè)計 [J] ．電子元器件應(yīng)用， 20xx， 12（ 2）： 2324． [5]．王偉，楊濟(jì)民，韓曉麗，等．基于 C8051F060的自適應(yīng)高精度頻率計設(shè)計 [J] ．電子測量技術(shù)， 20xx,32（ 6）： 105108 ． [6]．丁保華，陳軍，張有忠．單片機(jī)原理獨(dú)立實驗教學(xué)體系的改革與探索 [J] ．實驗室科學(xué)，20xx（ 1）： 2830 ． [7]．華永平．模擬電子技術(shù)與應(yīng)用 [M] ．北京：電子工業(yè)出版社， 20xx． [8]．曾光，馮銳． 基于 FPGA的數(shù)字頻率計 VHDL軟件實現(xiàn)方法 [J] ．軟件導(dǎo)刊， 20xx， 8（ 2）：2829． [9]．耿興隆，李振川，馬曉濤．基于 CPLD的數(shù)字頻率計的設(shè)計實現(xiàn) [J] ．河北軟件職業(yè)技術(shù)學(xué)院學(xué)報， 20xx， 12（ 3）： 5154． [10]． 千成輝，陳思宇，杜尚宇 ．基于 CPLD的數(shù)字頻率計的設(shè)計 與研究 [J] ． 科技傳播， 20xx,10（ 8）： 3845 ． [11]． 李麗娟 ， 張壽明 ， 付亮 ， 陸軍仁 ．基于 CPLD/FPGA的 等精度頻率計 設(shè)計 [J] ． 工業(yè)控制計算機(jī)， 20xx,8（ 25） ． [12]． 陳治國 ， 李劍勇 ， 馮海兵 ， 鄧敦建 ． 基于 CPLD直接測頻法 的 數(shù)字頻率計 設(shè)計 [J] ． 徐州工程學(xué)院學(xué)報（自然科學(xué)版）， 20xx,3（ 30） ． [13]． Zoonubiya Ali and “ An open loop steppe