【正文】 he then had half a minute39。 [6]丁玉美，高西全。在論文中我充分地運(yùn)用了大學(xué)期間所學(xué)到的知識(shí)。 37 圖 生成的 TCL文件 Quartus II 編譯 ： 單擊 SignalCompiler 中的步驟 3圖標(biāo)，調(diào)用 Quartus II完成編譯適配過程，生成編譯文件： 文件和文件 ，可以直接用于 FPGA 的編程配置 。 33 圖 4階級(jí)聯(lián)型 IIR濾波器 在上述模塊參數(shù)設(shè)置中， A11等增益模塊應(yīng)設(shè)置為 IIR濾波器的系數(shù)，這需要給定或者按照設(shè)計(jì)要求進(jìn)行計(jì)算?？梢宰C明上圖的結(jié)構(gòu)仍滿足二階 IIR 濾波器輸出方程。 圖 選擇 synplify綜合 綜合后的 TCL 文件如圖 所示。前一級(jí)的輸出窗口 x4 接后一級(jí)的x輸入端口，并附上 16 個(gè)常數(shù)端口，作為 FIR濾波器系數(shù)的輸入。在采用 VHDL 或 VerilogHDL 等硬件描述語言設(shè)計(jì)數(shù)字濾波器時(shí)。它還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)在系統(tǒng)重構(gòu)的特性，使得硬件的功能可以像軟件一樣通過編程來修改。還有一種比較有效的方法是切比雪夫等波紋逼近法，需通過計(jì)算機(jī)輔助設(shè)計(jì)完成。該平臺(tái)支持一個(gè)工作組環(huán)境下的設(shè)計(jì)要求，其中包括支持基于 Inter 的協(xié)作設(shè)計(jì)。而對線性相位特性的濾波器，一般用 FIR 數(shù)字濾波器設(shè)計(jì)實(shí)現(xiàn)。 從結(jié)構(gòu)上看， IIR 濾波器必須采用遞歸結(jié)構(gòu)，極點(diǎn)位置必須在單位圓內(nèi)，否則系統(tǒng)將不穩(wěn)定。如果要處理的是模擬信號(hào)，可通過 A/DC 和 D/AC，在信 號(hào)形式上進(jìn)行匹配轉(zhuǎn)換，同樣可以使用數(shù)字濾波器對模擬信號(hào)進(jìn)行濾波。在實(shí)現(xiàn)方法上先用MATLAB/Simulink 工具箱建立濾波器模型，并用 SignalCompiler 把 Simulink的模型文件 (后綴是 .mdl)轉(zhuǎn)化為硬件描述語言 VHDL 文件，最后利用 QuartusII完成濾波器的仿真、配置、編譯和下載。視頻壓縮和音頻壓縮技術(shù)所取得的成就和標(biāo)準(zhǔn)化工作，促成了電視領(lǐng)域產(chǎn)業(yè)的蓬勃發(fā)展，而數(shù)字濾波器及其相關(guān)技術(shù)是視頻壓縮和音頻壓縮技術(shù)的重要基礎(chǔ)。在近代電信設(shè)備和各類控制系統(tǒng)中，數(shù)字濾波器應(yīng)用極為廣泛，這里只列舉部分應(yīng)用最成功的領(lǐng)域。本文采用 FPGA 器件來實(shí)現(xiàn)濾波器的設(shè)計(jì)，在實(shí)現(xiàn)方法上先用 MATLAB/Simulink 工具箱建立濾波器模型，然后用 SignalCompiler 把 Simulink 的模型文件 (后綴是 .mdl)轉(zhuǎn)化為硬件描述語言 VHDL 文件，最后利用 QuartusII 完成濾波器的仿真、配置、編譯和下載。例如，對數(shù)字信號(hào)進(jìn)行濾波以限制他的頻帶或?yàn)V除噪音和干擾，或?qū)⑺麄兣c其它信號(hào)進(jìn)行分離；對信號(hào)進(jìn)行頻譜分 析或功率譜分析以了解信號(hào)的頻譜組成，進(jìn)而對信號(hào)進(jìn)行識(shí)別；對信號(hào)進(jìn)行某種變換，使之更適合于傳輸，存儲(chǔ)和應(yīng)用；對信號(hào)進(jìn)行編碼以達(dá)到數(shù)據(jù)壓縮的目的，等等。近年來，這 5 方面都取得了不少研究成果，并且，在市場上已經(jīng)出現(xiàn)了一些相關(guān)的軟件和硬件產(chǎn)品，例如，盲人閱讀機(jī)、啞人語音合成器、口授打印機(jī)、語音應(yīng)答機(jī)，各種會(huì)說話的儀器和玩具，以及通信和視頻產(chǎn)品大量使用的音頻壓縮編碼技術(shù)。例 如，在軍事上被大量應(yīng)用于導(dǎo)航、制導(dǎo)、電子對抗、戰(zhàn)場偵察；在電力系統(tǒng)中被應(yīng)用于能源分布規(guī)劃和自動(dòng)檢測；在環(huán)境保護(hù)中被應(yīng)用于對空氣污染和噪聲干擾的自動(dòng)監(jiān)測；在經(jīng)濟(jì)領(lǐng)域中被應(yīng)用于股票市場預(yù)測和經(jīng)濟(jì)效益分析，等等。數(shù)字濾波器（ DF）由加法器、乘法器、存儲(chǔ)延遲單元、時(shí)鐘脈沖濾波器及邏輯單元等數(shù)字電路構(gòu)成。 數(shù)字濾波器從現(xiàn)實(shí)的網(wǎng)絡(luò)結(jié)構(gòu)或者從單位脈沖響應(yīng)分類，可以分成無限脈沖響應(yīng) (IIR)濾波器和有限脈沖響應(yīng)（ FIR）濾波器。而 FIR 濾波器則要靈活的多，尤其它能易于適應(yīng)某些特殊的應(yīng)用，如構(gòu)成微分器或積分器，或用于巴特沃斯、切 比雪夫等逼近不可能達(dá)到預(yù)定指標(biāo)的情況，例如，由于某些原因要求三角形振幅響應(yīng)或一些更復(fù)雜的幅頻響應(yīng)，因而有更大的適應(yīng)性和更廣闊的天地。 MATLAB 將高性能的數(shù)值計(jì)算和可視化集成在一起，并提供了大量的內(nèi)置函數(shù)，從而被廣泛地應(yīng)用于科學(xué)計(jì)算、控制系統(tǒng)、信息處理等領(lǐng)域的分析 、仿真和設(shè)計(jì)工作，而且利用 MATLAB 產(chǎn)品的開放式結(jié)構(gòu)，可以非常容易地對 MATLAB 的功能進(jìn)行擴(kuò)充，從而在不斷深化對問題認(rèn)識(shí)的同時(shí)，不斷完善 MATLAB 產(chǎn)品以提高產(chǎn)品自身的競爭能力。 12 3． 數(shù)字濾波器的總體設(shè)計(jì)方案 FIR 和 IIR 設(shè)計(jì)方法 概述 IIR數(shù)字濾波器的設(shè)計(jì)方法有脈沖響應(yīng)不變法和雙線性變換法等； FIR 數(shù)字濾波器的設(shè)計(jì)方法有窗函數(shù)法、頻率采樣法、切比雪夫逼近法等。因而，盡管擁有多個(gè)硬件乘加器，使用了環(huán)形疊代的方法進(jìn)行乘法操作，且許多 DSP 處理 器還擁有使用多乘法器的并行指令，用于加速算術(shù)運(yùn)算，然而由于其順序的工作方式、較低的數(shù)據(jù)處理速率，以及缺乏實(shí)時(shí)工作的性能，使其至今仍只適合于低端的數(shù)字信號(hào)處理。但 長期以來， FPGA 一直被用于系統(tǒng)邏輯或時(shí)序控制上，很少有信號(hào)處理方面的應(yīng)用，其原因主要是因?yàn)樵?FPGA 中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)。 雙擊模型中的“ SignalCompiler”模塊，會(huì)出現(xiàn)如圖 所示的對話框，點(diǎn)擊“ Analyze” (分析 )按 鈕后， SignalCompiler 就會(huì)對模型進(jìn)行分析，檢查模型有無錯(cuò)誤，并在 Matlab 主窗口彈出對話框給出相關(guān)信息。 22 圖 濾波器設(shè)計(jì)界面 （ 2）濾波器分析 計(jì)算完 FIR 濾波器系數(shù)后， 往往需要對設(shè)計(jì)好的 FIR 濾波器進(jìn)行相關(guān)的性能分析，以便了解該濾波器是否滿足設(shè)計(jì)要求，分析如下：如圖 是 FIR 濾波器的幅頻響應(yīng)；如圖 是 FIR 濾波器的相頻響應(yīng)；如圖 是幅頻響應(yīng)與相頻響應(yīng)的比較；如圖 是 FIR 濾波器的沖激響應(yīng)；如圖 是 FIR 濾波器的階躍響應(yīng)；如圖 是 FIR 濾波器的零極點(diǎn)；如圖 是 FIR 濾波器系數(shù)；如圖 是 FIR 濾波器的量化。 28 IIR濾波器具有多種形式，主要有：直接型 (也稱直接 I型 )、標(biāo)準(zhǔn)型 (也稱直接 II型 )、變換型、級(jí)聯(lián)型和并聯(lián)型。啟動(dòng)仿真。 設(shè)置完增益值后更新一下模型， IIR濾波器模型的系數(shù)就全部設(shè)置完成了。 資料查找完畢后，我開始著手論文的寫作?，F(xiàn)代 DSP 技術(shù)，西安電子科技大學(xué)出版社， 2020。 [11]Vinay 。 their bodies are fitter — but their brains are no more resilient than in the past. Some nations, notably Sweden, have already banned boxing on medical grounds. So far the British government has been reluctant to follow the Swedish lead and since 1981 five private members39。 [10]嚴(yán)三國。 數(shù)字信號(hào)處理教程 (第三版），清華大學(xué)出版社， 2020。 在搜集資料的過程中，我在學(xué)校圖書館和網(wǎng)上查找各類相關(guān)資料，將這些寶貴的資料全部記 錄 下來，盡量使我的資料完整、精確、數(shù)量多，這有利于論文的撰寫。 先把 SOS矩陣和 G導(dǎo)出到 MATLAB的工作區(qū)（ Workspace），設(shè)置上面級(jí)聯(lián)型 IIR濾波器中的各個(gè)增益模塊的“ Gain Value（增益值）”。通過“ Scope”模塊來觀察該直接Ⅱ型 IIR濾波器的沖激響應(yīng)。 由 于 FIR濾波器所有的系數(shù) 均為 0， 不存在極點(diǎn) ， 不會(huì)造成系數(shù)的不穩(wěn)定 。 打開 MATLAB 的 FDATool, FDATool 界面如圖 所示。 圖 建立新模型 圖 4 4階 FIR濾波器節(jié) 18 在 Simulink 中的仿真并生成 VHDL 代碼 完成模型設(shè)計(jì)之后，可以先在 Simulink 中對模型進(jìn)行仿真，可以通過Simulink 中的 示波器 模塊查看各個(gè)步驟的中間結(jié)果。使用 DSP 器件實(shí)現(xiàn)雖然簡單，但由于程序順序執(zhí)行，執(zhí)行速度必然不快。 2） 專用的 DSP 器件 在過去很長一段時(shí)間， DSP 處理器 (如 TI 的 TMS320 系列 )是 DSP 應(yīng)用系統(tǒng)核心器件的惟一選擇。隔開。設(shè)計(jì)模型可直接向 VHDL 硬件描述語言轉(zhuǎn)換，并自動(dòng)調(diào)用 QuartusⅡ 等 EDA 設(shè)計(jì)軟件，完成綜合、網(wǎng)表生成以及器件適配乃至FPGA 的配置下載，使得系統(tǒng)描述與硬件實(shí)現(xiàn)有機(jī)地融合，充分體現(xiàn)了現(xiàn)代 電子技術(shù)自動(dòng)化開發(fā)的特點(diǎn)與優(yōu)勢。一般，F(xiàn)IR濾波器的設(shè)計(jì)只有計(jì)算機(jī)程序可循，因此對計(jì)算工具要求較高。理想濾波器是不可能實(shí)現(xiàn)的，因?yàn)樗麄兊膯挝幻}沖響應(yīng)均是非因果且是無限長的，我們只能按照某些準(zhǔn)則設(shè)計(jì)濾波器，使之盡可能逼近它，這些理想濾波器可作為逼近的 標(biāo)準(zhǔn)用。采樣濾波器（ SF）由電阻、電容、電荷轉(zhuǎn)移器件、運(yùn)放等組成，屬于離散時(shí)間系統(tǒng)，其幅度是連續(xù)的。數(shù)字濾波器還可用于作曲、錄音和播放，或?qū)εf錄音帶的音質(zhì)進(jìn)行恢復(fù)等。第五，語音編碼。因此，數(shù)字信號(hào)實(shí)際上是用數(shù)字序列表示的信號(hào)，語音信號(hào)經(jīng)采樣和量化后，得到的數(shù)字信號(hào)是一個(gè)一維離散時(shí)間序列；而圖像信號(hào)經(jīng)采樣和量化后，得到的數(shù)字信號(hào)是一個(gè)二維離散空間序列。 關(guān)鍵詞： 數(shù)字濾波器 通信 集成電路 DSP FPGA Abstract Digital filter is a digital signal processing system is one of the important ponent, analog filters cannot be replaced by the new characteristic, therefore in the munication, speech and image processing, automatic control and other fields have a wide range of applications, it can reduce noise, improve the signal to noise ratio and signal spectrum purity has important significance. Digital filter according to unit impulse response of different, can be divided into FIR ( finite impulse response filter ) and IIR ( infinite i mpulse response ) filter, FIR have the advantages of good phase characteristics, IIR have the advantages of good amplitudefrequency characteristics, according to different system performance requirements of different filter. The filter main realizing methods has three kinds, respectively is: the monolithic integrated circuit, digital filter with DSP device and FPGA ( field programmable gate array ) device. This paper uses FPGA to realize filter design, the realization method on the first MATLAB / Simulink toolbox to establish filter model, then use SignalCompiler the Simulink model file ( the suffix is . MDL ) into the VHDL hardware description language file, finally using QuartusII plete filter simulation, configure, pile and download. Finally, examples of the FIR digital filter and IIR digital filter implementation process. Keywords: digital filter munication integrated circuit DSP FPGA 目 錄 1． 緒論 ..................................................... 1 研究背景 ..................................................... 1 研究現(xiàn)狀 ..................................................... 1 本課題研究內(nèi)容方法 ............................................ 3 2． 相關(guān)知識(shí)簡介 .............................................. 5