【正文】 二級頁表： 二級頁表包含以大頁和小頁為單位的地址變換頁表項。 當(dāng) MMU被禁止時，存儲訪問執(zhí)行下列過程。 每個入口定義了存儲空間的一個頁，頁的大小從 lKB到 1MB，同時定義了這些頁的屬性 641 MMU概述 ARM系統(tǒng)中， MMU主要完成以下工作： 虛擬存儲空間到物理存儲空間的映射； 存儲器訪問權(quán)限的控制； 設(shè)置虛擬存儲空間的緩存特性。 638 內(nèi)存一致性 地址映射發(fā)生的變換 如果數(shù)據(jù) Cache為寫回型 Cache，清空該數(shù)據(jù) Cache。 CAM采取了與 RAM相反的工作方式： RAM在得到一個地址后再給出數(shù)據(jù)，而 CAM則是在檢測到給定的數(shù)據(jù)值在存儲器中后，再給出該數(shù)據(jù)的地址。主存中的每個地址都對應(yīng) Cache存儲器中惟一的一行。 命中率用下面的公式進(jìn)行計算： 命中率 =（ Cache命中次數(shù) /存儲器請求次數(shù)） *100% 633 Cache的工作原理 Cache的基本存儲單元為 Cache行 (Cache line)。 ? Cache是否支持內(nèi)容鎖定。在對協(xié)處理器寄存器進(jìn)行操作時，需要注意以下幾個問題。 使能 Cache，縮小處理器和存儲系統(tǒng)速度差別，從而提高系統(tǒng)的整體性能。從主標(biāo)識符中，可以確定 ARM體系結(jié)構(gòu)的版本型號。 通過引入 Cache和寫緩存區(qū)，存儲系統(tǒng)的性能得到了很大的提高，但同時也帶來了一些問題。 具體的說，就是把存放在主存中的程序按照某種規(guī)則裝入到Cache中，并建立主存地址到 Cache地址之間的對應(yīng)關(guān)系。 如果 Cache的行大小為 2L，則同一行中各地址的 bit[31： L]是相同的。 637 Cache相關(guān)的編程接口 C1中與 Cache相關(guān)的位 相關(guān)位 作用 C(bit[2]) 當(dāng)數(shù)據(jù) Cache和指令 Cache分開時，本控制位禁止／使能數(shù)據(jù) Cache 當(dāng)數(shù)據(jù) Cache和指令 Cache統(tǒng)一時，本控制位禁止／使能整個 Cache 0：禁止 Cache 1：使能 Cache 如果系統(tǒng)中不含 Cache，讀取時該位返回 0，寫入時忽略該位 當(dāng)系統(tǒng)中 Cache不能禁止時，讀取返回 l，寫入時忽略該位 I(bit[12]) 當(dāng)數(shù)據(jù) Cache和指令 Cache分開時，本控制位禁止／使能數(shù)據(jù) Cache 0：禁止 Cache 1：使能 Cache 如果系統(tǒng)使用統(tǒng)一的指令 Cache和數(shù)據(jù) Cache或者系統(tǒng)中不含 Cache，讀取時該位返回 0，寫入時忽略該位 當(dāng)系統(tǒng)中 Cache不能禁止時，讀取返回 l，寫入時忽略該位 RR(bit[14]) 如果系統(tǒng)中 Cache的淘汰算法可以選擇的話，本控制位選擇淘汰算法 0：選擇常規(guī)的淘汰算法，如隨機淘汰算法 RR(bit[14]) ； 1：選擇預(yù)測性的淘汰算法，如輪轉(zhuǎn) (roundrobin)淘汰算法； 如果系統(tǒng)中淘汰算法不可選擇，寫入該位時被忽略，讀取該位時，根據(jù)其淘汰算法可以簡單地預(yù)測最壞情況，并返回 1或者 0 637 Cache相關(guān)的編程接口 CPl5中的寄存器 c7主要用于控制 Cache和寫緩存。 在 DMA訪問期間限制存儲器訪問 DMA所訪問的存儲區(qū)域。 643 內(nèi)存的訪問過程 當(dāng)處理器產(chǎn)生一個內(nèi)存訪問請求時 ， 將傳輸一個虛擬地址給 MMU MMU首先遍歷 TLB(如果使用分離的存儲系統(tǒng) ， 它將分別遍歷數(shù)據(jù) TLB和指令 TLB)。 645 虛擬地址到物理地址的轉(zhuǎn)換 變換過程由硬件完成，對用戶是透明的 變換表由軟件產(chǎn)生 檢查 TLB是否包含該虛擬地址 虛擬地址 得到物理地址 頁表浮動 得到物理地址 是 否 更新 TLB 645 虛擬地址到物理地址的轉(zhuǎn)換 ARM支持的存儲塊的大小有以下幾種 段 (Sections)：大小為 lM的存儲塊。 FCSE使得多個獨立任務(wù)可以運行在一個固定的重疊存儲空間中，而在上下文切換時，不需要清理 (clean)或清除 (flush)Cache和 TLB。 當(dāng)處理器產(chǎn)生一個虛擬地址時， MMU取出這個虛擬地址的高位，遍歷傳輸表，從而形成一個物理地址。 MMU還增加了虛擬地址到物理地址的映射。 638 內(nèi)存一致性 DMA造成的數(shù)據(jù)不一致 將 DMA訪問的存儲器設(shè)置成非緩存的 將 DMA訪問的存儲區(qū)所涉及的數(shù)據(jù) Cache中的行設(shè)置成無效，或者清空數(shù)據(jù) Cache。在 ARM常用的替換算法有兩種： 輪轉(zhuǎn)算法 隨機替換算法。 主存中的一組與 Cache中的一組之間建立了之間映射方式后，在兩個對應(yīng)的組內(nèi)部采用全相聯(lián)映射方式。當(dāng)CPU發(fā)出的虛擬地址的 bit[31： L]和 Cache中的某行 bit[31： L]相同，那么 Cache中包含 CPU要訪問的數(shù)據(jù)，即成為一次 Cache命中。 63 高速緩沖存儲器 Cache 謂局部性就是指，在任何特定的時間，微處理器趨于對相同區(qū)域的數(shù)據(jù) (如堆棧 )多次執(zhí)相同的指令 (如循環(huán) )。 當(dāng)使用 MRC指令讀 c0寄存器時 ， 根據(jù)第二個操作碼 opcode2的不同 ， 讀出的標(biāo)識符也是不同的 。 提供多種類型的存儲器件，如 FLASH、 ROM、 SRAM等； Caches技術(shù)； 寫緩存技術(shù) (write buffers)； 虛擬內(nèi)存和 I／ O地址映射技術(shù)。 不同的訪問引發(fā)的不同功能。 31 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 63 高速緩沖存儲器 Cache Cache存儲器是一個容量小但存取速度非?？斓拇鎯ζ? 它保存最近用到的存儲器數(shù)據(jù)拷貝。 Cache與主存儲器交換數(shù)據(jù)是以行為基本單位進(jìn)行的。 如果程序同時用到對應(yīng)于 Cache同一主存行的兩個主存塊，那么就會發(fā)生沖突，沖突的結(jié)果是導(dǎo)致Cache行的頻繁變換。 634 Cache與主存的關(guān)系 全相聯(lián)的 Cache 635 Cache的寫策略 直寫（） : 如果位置在 cache之內(nèi) , cache 將被更新 . 數(shù)據(jù)也通過寫緩沖送至存儲器 . 回寫 : 如果位置在 cache之內(nèi) ,只有 cache 被更新 . 注 : 如果數(shù)據(jù)位置不在 cache之內(nèi) , 數(shù)據(jù)將被直接寫到存儲器中 。 使指令 Cache中相應(yīng)的行無效。 這個小容量的頁表 Cache稱為TLB(Translation Lookaside Buffer)。 如果芯片規(guī)定當(dāng)禁止 MMU時禁止 Cache和寫緩存，則存儲訪問 如果芯片規(guī)定禁止 MMU時使能 Cache和寫緩存，則數(shù)據(jù)訪問被視為無 Cache (uncachable)和寫緩存 (unbufferable)的，即 C=0、 B=0。 MMU 訪問主要由域控制 所有定義的存儲器區(qū)域都有一個相關(guān)聯(lián)的域 域被定義為 2比特的讀寫區(qū) 可以定義 16個域 域通常允許 3個狀態(tài) 客戶態(tài) – 服從段或頁描述中的訪問權(quán)限 管理態(tài) – 忽略段或頁描述中的訪問權(quán)限 所以無錯誤產(chǎn)生 無讀寫態(tài) – 任何訪問都將產(chǎn)生一個域錯誤 可以通過簡單的協(xié)處理器寫操作修改域的讀寫區(qū) D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 31