【正文】 he中，并建立主存地址到 Cache地址之間的對應關系。 存儲系統(tǒng)把 Cache和主存儲器都劃分為相同大小的行。 通過引入 Cache和寫緩存區(qū)，存儲系統(tǒng)的性能得到了很大的提高，但同時也帶來了一些問題。 623 寄存器 C0 000 屬性字段 S 數據 Cache相關屬性 數據 Cache相關屬性 Cache類型標識符寄存器編碼格式 Cache類型標識符定義了關于 Cache的信息： 31 29 28 25 24 23 12 11 0 624 寄存器 C1 SBZP/ UNP L4 RR V I Z F R S B L D P W C A M CPl5中的寄存器 C1包括以下控制功能： 禁止／使能 MMU以及其他與存儲系統(tǒng)有關的功能； 配置存儲系統(tǒng)以及刪處理器中相關的工作。從主標識符中，可以確定 ARM體系結構的版本型號。 寄存器的訪問類型 (只讀／只寫／可讀可寫 )。 使能 Cache，縮小處理器和存儲系統(tǒng)速度差別，從而提高系統(tǒng)的整體性能。 61 ARM存儲器 大多數的系統(tǒng)通過下面的方法之一實現對復雜存儲系統(tǒng)的管理。在對協(xié)處理器寄存器進行操作時，需要注意以下幾個問題。 623 寄存器 C0 由生產商決定 (Implementor) 產品子編號 (Varimant) Arm系統(tǒng)版本號 (Architecture) 產品主編號 (Primary Part Number) 處理器版本型號 (Revision) 主標識符寄存器 當協(xié)處理器指令對 CPl5進行操作，并且操作碼 0pcode2時，處理器的主標識符將被讀出。 ? Cache是否支持內容鎖定。 Cache經常與寫緩存器 (write buffer)一起使用。 命中率用下面的公式進行計算： 命中率 =（ Cache命中次數 /存儲器請求次數） *100% 633 Cache的工作原理 Cache的基本存儲單元為 Cache行 (Cache line)。 633 Cache的工作原理 633 Cache的工作原理 數據以每次傳送一行的方式復制到 cache 中 每個 cache行包含連續(xù)的數據 Cache行按其自然的行邊界尺寸分配 Cache中的數據一旦被獲取后，立即對內核有效 在一個 cache 讀操作不命中后，將激發(fā) cache 行內容的填充 但新數據應放在 cache 的什么位置 ? ARM 處理器支持以下置換策略中的一個或多個 : ? 隨機 , ? 循環(huán)輪換 – 輪換指針指向下一個要填充的 cache 行 已經使用過的行將被收回和替換 對回寫數據 cache而言 , 任何改過的數據都要寫到存儲器中 634 Cache與主存的關系 在 Cache中采用地址映射將主存中的內容映射到Cache地址空間。主存中的每個地址都對應 Cache存儲器中惟一的一行。 在 ARM中采用的是組相聯(lián)的地址映射和變換方式。 CAM采取了與 RAM相反的工作方式： RAM在得到一個地址后再給出數據，而 CAM則是在檢測到給定的數據值在存儲器中后，再給出該數據的地址。 636 Cache的替換策略 在常見 ARM核使用的替換策略 內核 寫策略 替換策略 ARM720T 直寫法 隨機 ARM740T 直寫法 隨機 ARM920T 直寫法、回寫法 隨機、輪轉 ARM940T 直寫法、回寫法 隨機 ARM926EJS 直寫法、回寫法 隨機、輪轉 ARM946E 直寫法、回寫法 隨機、輪轉 ARMl020E 直寫法、回寫法 隨機、輪轉 ARMl 026EJS 直寫法、回寫法 隨機、輪轉 Intel Stong ARM 回寫法 輪轉 Intel XSCale 直寫法 輪轉 637 Cache相關的編程接口 與 Cache編程相關的 CPl5的寄存器共有 3個，它們分別為 Cl、 C7及 C9。 638 內存一致性 地址映射發(fā)生的變換 如果數據 Cache為寫回型 Cache，清空該數據 Cache。 清空寫緩存區(qū) (將寫緩存區(qū)中延時操作全部執(zhí)行 )。 每個入口定義了存儲空間的一個頁，頁的大小從 lKB到 1MB，同時定義了這些頁的屬性 641 MMU概述 ARM系統(tǒng)中， MMU主要完成以下工作： 虛擬存儲空間到物理存儲空間的映射； 存儲器訪問權限的控制； 設置虛擬存儲空間的緩存特性。 使用 MMU中虛擬地址到物理地址的映射功能，即使任務被編譯、連接、運行在主存中有重疊地址的區(qū)域中，它們仍然可以運行。 當 MMU被禁止時，存儲訪問執(zhí)行下列過程。 虛擬存儲空間到物理存儲空間的映射是以 內存塊 為單位進行的。 二級頁表： 二級頁表包含以大頁和小頁為單位的地址變換頁表項。 65 快速上下文切換擴展 快速上下文切換擴展原理 65 快速上下文切換擴展 C13用于快速的文本切換 (FCSE) 進程 ID 可以取代虛擬地址的位 [31:25] 如果 CP15 之 R13 是 0, VA 位 [31:25] 未修改 有效地允許每個進程運行在相同的虛擬地址空間 復未時為 0 MCR/MRC p15,0,Rd,c13,c0,0 讀進程 ID寄存器，返回進程標識 寫操作將更新進程標識 Process ID SBZ 31 25 24 0 65 快速上下文切換擴展 C13用于快速的文本切換 (FCSE) VA[24:0] 進程 ID VA[31:25] 判決邏輯 來自內核的指令地址 VA[31:0] MVA[31:0] 修改過的地址 送入 Cache和 MMU OS 進程管理 65 快速上下文切換擴展 如果 ( 0 ? VA 32 MB ) 則 MVA = (32MB? Process ID) + VA 4 GB 32 MB 來自內核的虛擬地址 (VA) MMU虛擬地址 (MVA) 4 GB 32 MB 0 MB 進程 ID P0 P1 P2 P3 P4 P31 P30 0 MB 階段總結 ? ARM存儲器的組織 ? 協(xié)處理器 CP15的用途 ? Cache的工作原理和控制策略 ? 存儲管理單元 MMU的作用 ? 虛擬地址到物理地址的轉換 ? 快速上下文切換 階段練習 相比一級頁表，多級頁表有何優(yōu)點？ 頁表為 Coarse Page Table，頁為 Large Page時的轉換過程是怎樣的？ 為使系統(tǒng)性能最佳， NWay Set Associative Cache的N應根據什么確定？ 本章總結 CP15協(xié)處理器 協(xié)處理器 CP15結構和功能 高速 Cache 內存管理單元 MMU 快速上下文切換 ARM存儲器