【正文】 0 646 域 (domain)和存儲器訪問權(quán)限 646 域 (domain)和存儲器訪問權(quán)限 646與 TLB相關(guān)的操作 如果操作系統(tǒng)改變了頁表中的數(shù)據(jù)，那么緩存在 TLB中的轉(zhuǎn)換數(shù)據(jù)可能就不再有效了。 一級頁表： 一級頁表包括兩種類型的頁表項，即保持指向二級頁表起始地址的頁表項和保存用于轉(zhuǎn)換段 (Section)地址的頁表項。 bit[0]=0， MMU禁止。 641 MMU概述 內(nèi)存管理單位 MMU，對處理器內(nèi)存管理主要是通過一個叫作傳輸表的數(shù)據(jù)結(jié)構(gòu)來實現(xiàn)的。 由于上述存儲系統(tǒng)的多樣性特點 ， 當從內(nèi)存中讀取數(shù)據(jù)時 ， 不能保證讀取的是數(shù)據(jù)的最新值 (即有可能出現(xiàn)下述情況：寫操作將數(shù)據(jù)寫入到 Cache中 ， 但更新數(shù)據(jù)還沒有被回寫到內(nèi)存 )。 硬件設(shè)計者提高 Cache相聯(lián)度的一種方法就是使用內(nèi)容尋址寄存器 CAM(ContentAddressable Memory)。 634 Cache與主存的關(guān)系 直接映射 (directmapped)方式。 當要訪問的內(nèi)容在 Cache時稱為 命中 (hit)， 而要訪問的內(nèi)容不在 Cache時稱為 未命中 (miss)。 ? Cache類型是直 (write． through)寫還是回寫 (write． back)。 Cache ARM 內(nèi)核 地址 地址 寫緩沖 MMU 或 MPU 數(shù)據(jù)讀 數(shù)據(jù)寫 數(shù)據(jù) 控制邏輯 CP15 AMBA 總線 接口 JTAG 及非 AMBA信號 AMBA 接口 62 協(xié)處理器 CP15 CPl5包含 l6個 32位寄存器，其編號為 0～ 15。 引入一些機制保證將 I／ O操作映射成內(nèi)存操作后，各種 I／ O操作能夠得到正確的結(jié)果。 ? bit[31： 24]：生產(chǎn)廠商的編號 30 24 23 20 19 16 15 4 3 0 623 寄存器 C0 Cache類型標識符寄存器 對于指令 MRC來說，當協(xié)處理器寄存器為 r0，而第二操作數(shù) opcode2為 0b001時，指令讀取值為 Cache類型，即可以將處理器的 Cache類型標識符寄存器的內(nèi)容讀取到寄存器 r0中。指令和數(shù)據(jù)用同一個 Cache 631 Cache的分類 指令和數(shù)據(jù)分開的 Cache。 地址的映射和變換是密切相關(guān)的。 634 Cache與主存的關(guān)系 2路組相聯(lián)的 Cache 主存儲器 0x0000 0x0010 0x0020 0x0030 0x0040 0x0050 0x0060 0x0070 0x0080 0x0090 Way 0 Way 1 Set 0 2Way, 4 Sets ? 數(shù)據(jù) = tag index = tag index ? Way 0 Way 1 目標 計數(shù)器 ? 替換策略 : ? 隨機 ? 循環(huán) 634 Cache與主存的關(guān)系 4路組相聯(lián)的 Cache Decoder Decoder Decoder 31 10 9 5 4 2 1 0 Cache 行 5 3 注 : 每一個地址索引映射到一個 cache 行，該行可存于 4組的任意一組中（ 4組相聯(lián)） 存于 TAG中的地址 (22 位 ) Index Word Unused Data way 0 TAG Line 0 Line 1 Line 30 Line 31 這里是一個 4k cache 的例子： 4 組 x 32 lines x 8 words = 4kb cache Decoder v d0 d1 v 有效位 d0,d1 – 臟位 0 1 2 3 4 5 6 7 d0 d1 634 Cache與主存的關(guān)系 隨著 Cache控制器的相聯(lián)度的提高，沖突的可能性減少了。如果程序中包含讀 c7的操作，那么指令的結(jié)果不可預(yù)知。 MMU提供了一些資源以允許使用虛擬存儲器 (將系統(tǒng)物理存儲器重新編址，可將其看成一個獨立于系統(tǒng)物理存儲器的存儲空間 )。 一旦訪問成功 ， 它將新的虛擬地址入口 (Entry)信息保存在 TLB中 ， 以備下次查詢使用 。 小頁 (Small pages)：大小為 4KB。對于實時系統(tǒng)，就需要將一些關(guān)鍵的頁表項 鎖定 在訪問速度相對較快的TLB中。 所有物理地址和虛擬地址相等，即使用平板存儲模式。 MMU中寄存器 c3用于控制與域有關(guān)的屬性配置。 638 內(nèi)存一致性 當系統(tǒng)中采用分離的數(shù)據(jù) Cache和指令 Cache時 對于使用數(shù)據(jù)和指令分離 Cache的系統(tǒng)，使指令 Cache的內(nèi)容無效。 在采用組相聯(lián)的 Cache中，一個來自主存的行可以放入多個 Cache組中。 在組相聯(lián)的地址映射和變換中，把主存和 Cache按同樣大小劃分成組 (set)，每個組都由相同的行數(shù)組成。 如果 Cache行的大小為 2L字節(jié)，那么對主存的訪問通常是 2L字節(jié)對齊的。 現(xiàn)在 Cache通常與處理器在同一芯片上實現(xiàn)。 621 CP15 寄存器訪問指令 通常對協(xié)處理器 CPl5的訪問使用以下兩種指令 MCR：將 ARM寄存器的值寫入 CPl5寄存器中； MRC：將 CPl5寄存器的值寫入 ARM寄存器中。CP15協(xié)處理器 第四章 預(yù)習檢查 什么是 cache？ Cache有哪兩種寫方式？ MMU的功能是什么？ 2 本章目標 了解 ARM存儲器組織結(jié)構(gòu) 了解 S3C2440A的 cache基本工作原理 了解 MMU基本工作原理，與地址映射 本章結(jié)構(gòu) CP15協(xié)處理器 協(xié)處理器 CP15結(jié)構(gòu)和功能 高速 Cache 內(nèi)存管理單元 MMU 快速上下文切換 ARM存儲器 61 ARM存儲器 ARM存儲系統(tǒng)有非常靈活的體系結(jié)構(gòu)，可以適應(yīng)不同的嵌入式應(yīng)用系統(tǒng)的需要。 寄存器的具體作用。它自動決定保存哪些數(shù)據(jù)、覆蓋哪些數(shù)據(jù)。 通常情況下是 16字節(jié) (4個字 )和 32字節(jié) (8個字 )。 634 Cache與主存的關(guān)系 主存儲器 0x0000 0x0010 0x0020 0x0030 0x0040 0x0050 0x0060 0x0070 0x0080 0x0090 Cache 00..................................01 10 01 0x0064 00 ? tag index word 地址 tag ram 數(shù)據(jù) = 634 Cache與主存的關(guān)系 為了減少顛簸問題，有些 Cache使用了 組相聯(lián)的映射策略 。 CPU Cache Write Buffer Access Mode 0 Non cacheable, non bufferable 0 GCd GBd 0 Non cacheable, bufferable 1 1 WT, Write Through 0 1 WB,