【正文】 指向 1Mb 的段物理空間，包括訪問權(quán)限和可 cache和可緩沖的控制位 如果第一級取返回的是一個頁描述，這將提供第二級描述表的基地址 粗略頁表 錯誤 詳細頁表 段 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 段基地址 1 AP 域選擇 C B 1 0 粗略的第二級描述基地址 1 域選擇 0 1 詳細的第二級描述基地址 1 域選擇 1 1 0 0 645 虛擬地址到物理地址的轉(zhuǎn)換 虛擬地址 第一級轉(zhuǎn)換頁表 C B Domain Selector AP 0x000 1 1 0 C B Domain Selector AP 0x002 1 1 0 C B Domain Selector AP 0xFFC 1 1 0 C B Domain Selector AP 0xFFF 1 1 0 C B Domain Selector AP 0xFFF 1 1 0 C B Domain Selector AP 0xFFF 1 1 0 C B Domain Selector AP 0xFFF 1 1 0 0x002 00000 0x003 00000 0x004 00000 0x001 00000 0x005 00000 0x006 00000 0xFFF 00000 0xFFE 00000 0xFFD 00000 0xFFC 00000 物理地址 4096 項 1 MB 段 1 MB 段 錯誤 0x001 00000 0x003 00000 0x004 00000 0x002 00000 0x005 00000 0x006 00000 0xFFF 00000 0xFFE 00000 0xFFD 00000 0xFFC 00000 0x000 00000 0x000 00000 0 0 0 0 Fine Table Base 1 1 1 Domain Selector Coarse Table Base 1 0 1 Domain Selector 粗略第二級轉(zhuǎn)換頁表 細致第二級轉(zhuǎn)換頁表 645 虛擬地址到物理地址的轉(zhuǎn)換 第二級地址變換 虛擬地址 物理地址 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 頁索引 索引進入第一級頁表 第一級頁表項 第二級頁表項 頁索引 大頁 /小頁 /微頁基地址 索引進入第二級頁表 大頁 /小頁 /微頁基地址 x x C B AP 粗略 /細致第二級描述基地址 1 頁 x 1 +TTB + 645 虛擬地址到物理地址的轉(zhuǎn)換 第二級描述保存的是大頁，小頁的基地址 位 [1:0] 代表訪問類別 微頁只支持詳細頁表 加入微頁是為了改善存儲器以用于更高級的文件分段系統(tǒng) 大頁 錯誤 微頁 小頁 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 大頁基地址 0 1 0 0 AP3 AP2 AP1 AP0 C B 小頁基地址 C B 1 0 AP3 AP2 AP1 AP0 微頁基地址 1 1 C B AP 645 虛擬地址到物理地址的轉(zhuǎn)換 第二級變換頁表 第二級轉(zhuǎn)換頁表 C B AP3 Large Page Base 0 1 AP2 AP1 AP0 0 0 C B AP3 Small Page Base 1 0 AP2 AP1 AP0 1 1 C B Tiny Page Base 1 1 AP C B AP3 Small Page Base 1 0 AP2 AP1 AP0 C B AP3 Large Page Base 0 1 AP2 AP1 AP0 0 0 粗略頁表 256 項 細致頁表 1024 項 微頁 1024頁 1kB 大頁 16頁 64kB 大頁 16 頁 64kB 小頁 256 頁 4kB 小頁 256頁 4kB 錯誤 646 域 (domain)和存儲器訪問權(quán)限 域指的是一些段、大頁或者小頁的集合。 645 虛擬地址到物理地址的轉(zhuǎn)換 變換過程由硬件完成，對用戶是透明的 變換表由軟件產(chǎn)生 檢查 TLB是否包含該虛擬地址 虛擬地址 得到物理地址 頁表浮動 得到物理地址 是 否 更新 TLB 645 虛擬地址到物理地址的轉(zhuǎn)換 ARM支持的存儲塊的大小有以下幾種 段 (Sections)：大小為 lM的存儲塊。 存儲系統(tǒng)是否支持 Cache和寫緩存，根據(jù)不同芯片設計不同而有所不同 (ARM公司將設計權(quán)交給芯片廠商 )。 643 內(nèi)存的訪問過程 當處理器產(chǎn)生一個內(nèi)存訪問請求時 ， 將傳輸一個虛擬地址給 MMU MMU首先遍歷 TLB(如果使用分離的存儲系統(tǒng) ， 它將分別遍歷數(shù)據(jù) TLB和指令 TLB)。 641 MMU概述 從虛擬地址到物理地址的變換過程是查詢傳輸表的過程 ARM結(jié)構(gòu)體系中采用一個容量更小、訪問速度和 CPU中通用寄存器相當?shù)拇鎯ζ骷泶娣女斍霸L問需要的地址變換條目，它是一個小容量的 Cache。 在 DMA訪問期間限制存儲器訪問 DMA所訪問的存儲區(qū)域。 使數(shù)據(jù) Cache中相應的行無效。 637 Cache相關的編程接口 C1中與 Cache相關的位 相關位 作用 C(bit[2]) 當數(shù)據(jù) Cache和指令 Cache分開時，本控制位禁止／使能數(shù)據(jù) Cache 當數(shù)據(jù) Cache和指令 Cache統(tǒng)一時，本控制位禁止／使能整個 Cache 0：禁止 Cache 1：使能 Cache 如果系統(tǒng)中不含 Cache，讀取時該位返回 0，寫入時忽略該位 當系統(tǒng)中 Cache不能禁止時，讀取返回 l，寫入時忽略該位 I(bit[12]) 當數(shù)據(jù) Cache和指令 Cache分開時，本控制位禁止／使能數(shù)據(jù) Cache 0：禁止 Cache 1：使能 Cache 如果系統(tǒng)使用統(tǒng)一的指令 Cache和數(shù)據(jù) Cache或者系統(tǒng)中不含 Cache，讀取時該位返回 0，寫入時忽略該位 當系統(tǒng)中 Cache不能禁止時，讀取返回 l，寫入時忽略該位 RR(bit[14]) 如果系統(tǒng)中 Cache的淘汰算法可以選擇的話，本控制位選擇淘汰算法 0：選擇常規(guī)的淘汰算法，如隨機淘汰算法 RR(bit[14]) ； 1：選擇預測性的淘汰算法，如輪轉(zhuǎn) (roundrobin)淘汰算法； 如果系統(tǒng)中淘汰算法不可選擇，寫入該位時被忽略，讀取該位時，根據(jù)其淘汰算法可以簡單地預測最壞情況，并返回 1或者 0 637 Cache相關的編程接口 CPl5中的寄存器 c7主要用于控制 Cache和寫緩存。 使用 CAM允許同時比較更多的地址中的標簽位，從而增加了可以包含在一組的 Cache行數(shù)。 如果 Cache的行大小為 2L，則同一行中各地址的 bit[31： L]是相同的。由于主存的容量遠遠大于 Cache存儲器，所以在主存中很多地址被映射到同一個 Cache行。 具體的說，就是把存放在主存中的程序按照某種規(guī)則裝入到Cac