【正文】 計數(shù)器 ? 替換策略 : ? 隨機(jī) ? 循環(huán) 634 Cache與主存的關(guān)系 4路組相聯(lián)的 Cache Decoder Decoder Decoder 31 10 9 5 4 2 1 0 Cache 行 5 3 注 : 每一個地址索引映射到一個 cache 行，該行可存于 4組的任意一組中（ 4組相聯(lián)） 存于 TAG中的地址 (22 位 ) Index Word Unused Data way 0 TAG Line 0 Line 1 Line 30 Line 31 這里是一個 4k cache 的例子： 4 組 x 32 lines x 8 words = 4kb cache Decoder v d0 d1 v 有效位 d0,d1 – 臟位 0 1 2 3 4 5 6 7 d0 d1 634 Cache與主存的關(guān)系 隨著 Cache控制器的相聯(lián)度的提高，沖突的可能性減少了。這種由直接映射導(dǎo)致的Cache存儲器中的軟件沖突稱為顛簸 (thrashing)問題。 地址的映射和變換是密切相關(guān)的。 每一個 Cache行都對應(yīng)于主存中的一個存儲塊 (memory block) Cache行的大小通常是 2L字節(jié)。指令和數(shù)據(jù)用同一個 Cache 631 Cache的分類 指令和數(shù)據(jù)分開的 Cache。 對于程序員來說， Cache是透明的。 ? bit[31： 24]：生產(chǎn)廠商的編號 30 24 23 20 19 16 15 4 3 0 623 寄存器 C0 Cache類型標(biāo)識符寄存器 對于指令 MRC來說，當(dāng)協(xié)處理器寄存器為 r0，而第二操作數(shù) opcode2為 0b001時，指令讀取值為 Cache類型，即可以將處理器的 Cache類型標(biāo)識符寄存器的內(nèi)容讀取到寄存器 r0中。 相同編號的寄存器是否對應(yīng)不同的物理寄存器。 引入一些機(jī)制保證將 I／ O操作映射成內(nèi)存操作后，各種 I／ O操作能夠得到正確的結(jié)果。 ARM存儲器系統(tǒng)可以使用簡單的平板式地址映射機(jī)制，也可以使用其他技術(shù)提供功能更為強大的存儲系統(tǒng)。 Cache ARM 內(nèi)核 地址 地址 寫緩沖 MMU 或 MPU 數(shù)據(jù)讀 數(shù)據(jù)寫 數(shù)據(jù) 控制邏輯 CP15 AMBA 總線 接口 JTAG 及非 AMBA信號 AMBA 接口 62 協(xié)處理器 CP15 CPl5包含 l6個 32位寄存器，其編號為 0～ 15。 指令 MCR和 MRC指令訪問 CPl5寄存器使用通用語法 MCR{cond} p15, opcode1=0, Rd, CRm, CRm {, opcode2} MRC{cond} p15, opcode1=0, Rd, CRm, CRm {, opcode2} 622 CP15 中的寄存器 寄存器編號 基本作用 特殊用途 0 ID編號 (只讀 ) ID和 Cache類型 1 控制位 各種控制位 2 存儲器保護(hù)和控制 MMU：地址轉(zhuǎn)換表基地址 MPU： Cache屬性設(shè)置 3 內(nèi)存保護(hù)和控制 MMU：域訪問控制 MPU：寫緩存控制 4 內(nèi)存保護(hù)和控制 保留 5 內(nèi)存保護(hù)和控制 MMU：錯誤狀態(tài) MPU：訪問權(quán)限控制 6 內(nèi)存保護(hù)和控制 MMU：錯誤狀態(tài) MPU：保護(hù)區(qū)域控制 7 Cache和寫緩存 Cache和寫緩存控制 8 內(nèi)存保護(hù)和控制 MMU： TLB控制 MPU：保留 9 Cache和寫緩存 Cache鎖定 10 內(nèi)存保護(hù)和控制 MMU： TLB鎖定 MPU：保留 11 保留 保留 12 保留 保留 13 進(jìn)程 ID 進(jìn)程 ID 14 保留 保留 15 芯片生產(chǎn)廠商定義 芯片生產(chǎn)廠商定義 623 寄存器 C0 操作碼 opcode2 對應(yīng)的標(biāo)識符寄存器 0b000 主標(biāo)識符寄存器 Ob001 Cache類型寄存器 其他 保留 寄存器 c0包含的是 ARM本身或芯片生產(chǎn)廠商的一些標(biāo)識信息 。 ? Cache類型是直 (write． through)寫還是回寫 (write． back)。 Cache能夠發(fā)揮作用是因為程序具有局部性特性。 當(dāng)要訪問的內(nèi)容在 Cache時稱為 命中 (hit)， 而要訪問的內(nèi)容不在 Cache時稱為 未命中 (miss)。 對于一個虛擬地址來說，它的 bit[31 ： L] ，是 Cache行的一個標(biāo)識。 634 Cache與主存的關(guān)系 直接映射 (directmapped)方式。 從主存的組到 Cache的組之間采用直接映射方式。 硬件設(shè)計者提高 Cache相聯(lián)度的一種方法就是使用內(nèi)容尋址寄存器 CAM(ContentAddressable Memory)。當(dāng)所有組中的對應(yīng)行都已經(jīng)裝滿時，就要使用 Cache替換算法 ， Cache控制器選擇下一個丟棄 Cache行的策略被稱為替換策略 。 由于上述存儲系統(tǒng)的多樣性特點 ， 當(dāng)從內(nèi)存中讀取數(shù)據(jù)時 ， 不能保證讀取的是數(shù)據(jù)的最新值 (即有可能出現(xiàn)下述情況：寫操作將數(shù)據(jù)寫入到 Cache中 ， 但更新數(shù)據(jù)還沒有被回寫到內(nèi)存 )。 對于使用數(shù)據(jù)和指令分離 Cache的系統(tǒng)，如果數(shù)據(jù) Cache是寫回類型的，清空數(shù)據(jù) Cache。 641 MMU概述 內(nèi)存管理單位 MMU，對處理器內(nèi)存管理主要是通過一個叫作傳輸表的數(shù)據(jù)結(jié)構(gòu)來實現(xiàn)的。 641 MMU概述 從內(nèi)存管理單元 控制存儲器的訪問權(quán)限 將虛擬地址轉(zhuǎn)換為物理地址 MMU 的組成 后備變換緩沖器 (TLB) 最近用于頁變換的 cache 頁表浮動硬件邏輯 更新 TLB 訪問控制邏輯 如果 MMU 被禁用了 外部地址總線將直接輸出虛擬地址 641 MMU概述 與 MMU有關(guān)的協(xié)處理器寄存器及其作用 協(xié)處理器寄存器 作用 c1中某些位 配置 MMU中的一些操作 c2 保存內(nèi)存中頁表基地址 c3 設(shè)置域訪問權(quán)限 c4 保留 c5 內(nèi)存訪問失效狀態(tài)標(biāo)準(zhǔn) c6 內(nèi)存訪問失效時失效地址 c8 控制與清除 TLB內(nèi)容相關(guān)的操作 clO 控制與鎖定 TLB內(nèi)容相關(guān)的操作 642 MMU與 MPU 在 ARM體系結(jié)構(gòu)中， MMU將 MPU的功能大大地增加，使系統(tǒng)內(nèi)存管理更加靈活、方便。 bit[0]=0， MMU禁止。 645 虛擬地址到物理地址的轉(zhuǎn)換 為了使任務(wù)有各自的虛擬存儲器映射， MMU硬件采用地址重定位 . 在地址訪問主存之前，轉(zhuǎn)換處理器輸出的 虛擬地址 。 一級頁表： 一級頁表包括兩種類型的頁表項，即保持指向二級頁表起始地址的頁表項和保存用于轉(zhuǎn)換段 (Section)地址的頁表項。 65 快速上下文切換擴(kuò)展 快速上下文切換擴(kuò)展原理 快速上下文切換擴(kuò)展 (FCSE， Fast Context Switch Extension)是 MMU中的一個附加硬件，用于提高 AR