【正文】 由于對 TLB表的查詢經(jīng)常會使系統(tǒng)訪問內(nèi)存 (要查詢的段、頁不在 TLB中 )，這就使得系統(tǒng)的平均訪問時間大大增加。 極小頁 (Tiny Pages)：大小為 lKB。 存儲訪問不受權(quán)限控制， MMU也不會產(chǎn)生存儲訪問中止信號。 643 內(nèi)存的訪問過程 保護 amp。每個域?qū)?yīng)一定的內(nèi)存區(qū)域。 存儲器有兩種類型的地址：虛擬地址和物理地址。 有些情況可能還要求相關(guān)的存儲區(qū)域被置換成非緩存的。 638 內(nèi)存一致性 當(dāng)一個系統(tǒng)中同時使用了 Cache、 寫緩存時 ， 同一地址的數(shù)據(jù)可能同時出現(xiàn)在包括系統(tǒng)內(nèi)存在內(nèi)的多個不同的物理位置中 。 CPU Cache Write Buffer Access Mode 0 Non cacheable, non bufferable 0 GCd GBd 0 Non cacheable, bufferable 1 1 WT, Write Through 0 1 WB, Write Back 1 External Memory 訪問模式 非 cache, 非緩沖 GCd非 cache, 可緩沖 直寫 B, 回寫 寫緩沖 外部存儲器 wb wt 635 Cache的寫策略 直寫與回寫的比較 如果位置在 cache之內(nèi) , cache 將被更新 . 數(shù)據(jù)也通過寫緩沖送至存儲器 . 寫策略 直寫法 回寫法 可靠性 高 低 與主存的通信量 多 少 控制的復(fù)雜性 簡單 復(fù)雜 硬件實現(xiàn)代價 大 小 636 Cache的替換策略 在 Cache訪問過程中，發(fā)現(xiàn)查找的 Cache行已經(jīng)失效，則需要從主存中調(diào)入新的行到 Cache中。 提高組相聯(lián)程度，使主存地址能夠映射到任意Cache行。 634 Cache與主存的關(guān)系 主存儲器 0x0000 0x0010 0x0020 0x0030 0x0040 0x0050 0x0060 0x0070 0x0080 0x0090 Cache 00..................................01 10 01 0x0064 00 ? tag index word 地址 tag ram 數(shù)據(jù) = 634 Cache與主存的關(guān)系 為了減少顛簸問題，有些 Cache使用了 組相聯(lián)的映射策略 。采用什么樣的地址映射方法，就必然有與之對應(yīng)的地址變換。 通常情況下是 16字節(jié) (4個字 )和 32字節(jié) (8個字 )。有時這種組織方式也被稱為改進的哈佛結(jié)構(gòu)。它自動決定保存哪些數(shù)據(jù)、覆蓋哪些數(shù)據(jù)。 MCR P15 ， 0， r0， c0， c0， 1 623 寄存器 C0 Cache類型標識符寄存器 Cache類型標識符定義了關(guān)于 Cache的信息 ? 系統(tǒng)中的數(shù)據(jù) Cache和指令 Cache是分開的還是統(tǒng)一的。 寄存器的具體作用。 61 ARM存儲器 8051的結(jié)構(gòu) 61 ARM存儲器 s32440的結(jié)構(gòu) 61 ARM存儲器 存儲器的層次結(jié)構(gòu) 62 協(xié)處理器 CP15 CPl5，即通常所說的系統(tǒng)控制協(xié)處理器 (System Control Coprocesssor)。CP15協(xié)處理器 第四章 預(yù)習(xí)檢查 什么是 cache？ Cache有哪兩種寫方式？ MMU的功能是什么？ 2 本章目標 了解 ARM存儲器組織結(jié)構(gòu) 了解 S3C2440A的 cache基本工作原理 了解 MMU基本工作原理，與地址映射 本章結(jié)構(gòu) CP15協(xié)處理器 協(xié)處理器 CP15結(jié)構(gòu)和功能 高速 Cache 內(nèi)存管理單元 MMU 快速上下文切換 ARM存儲器 61 ARM存儲器 ARM存儲系統(tǒng)有非常靈活的體系結(jié)構(gòu)，可以適應(yīng)不同的嵌入式應(yīng)用系統(tǒng)的需要。它負責(zé)完成大部分的存儲系統(tǒng)管理。 621 CP15 寄存器訪問指令 通常對協(xié)處理器 CPl5的訪問使用以下兩種指令 MCR：將 ARM寄存器的值寫入 CPl5寄存器中； MRC：將 CPl5寄存器的值寫入 ARM寄存器中。 ? Cache的容量、塊大小以及相聯(lián)特性。 現(xiàn)在 Cache通常與處理器在同一芯片上實現(xiàn)。 632 Cache的性能衡量 只有當(dāng)所需要的 Cache存儲器內(nèi)容已經(jīng)在 Cache時，微處理器才能以高時鐘速率工作，因此，系統(tǒng)的總體性能就可以用存儲器訪問中命中 Cache的比例來衡量。 如果 Cache行的大小為 2L字節(jié)，那么對主存的訪問通常是 2L字節(jié)對齊的。 直接映射和變換方式 組相聯(lián)映射和變換方式以及 全相聯(lián)和變換方式。 在組相聯(lián)的地址映射和變換中，把主存和 Cache按同樣大小劃分成組 (set)，每個組都由相同的行數(shù)組成。這樣的 Cache被稱為 全相聯(lián) Cache。 在采用組相聯(lián)的 Cache中，一個來自主存的行可以放入多個 Cache組中。 如果 Cache引入了哈佛架構(gòu) ， 使用數(shù)據(jù)和指令分類的 Cache， 那情況將更復(fù)雜 。 638 內(nèi)存一致性 當(dāng)系統(tǒng)中采用分離的數(shù)據(jù) Cache和指令 Cache時 對于使用數(shù)據(jù)和指令分離 Cache的系統(tǒng)，使指令 Cache的內(nèi)容無效。 虛擬地址由編譯器和連接器在定位程序時分配； 物理地址用來訪問實際的主存硬件模塊 (物理上程序存在的區(qū)域 )。 MMU中寄存器 c3用于控制與域有關(guān)的屬性配置。 中止 虛擬 存儲器 物理 存儲器 變換和校驗 機制 . Process C Process B Process A Manager Process D MMU RAM RAM VRAM ROM RAM RAM RAM 變換表 I TLB D TLB 644 MMU的使能與禁止 MMU的使能／禁止可以通過 CPl5寄存器的 cl的 bit[0]來控制。 所有物理地址和虛擬地址相等，即使用平板存儲模式。 645 虛擬地址到物理地址的轉(zhuǎn)換 ARM在內(nèi)存中存在兩級頁表以實現(xiàn)上述地址映射過程。對于實時系統(tǒng)，就需要將一些關(guān)鍵的頁表項 鎖定 在訪問速度相對較快的TLB中。 存儲器核有一些 CPl5命令用于 清除 TLB，從而使 TLB中的數(shù)據(jù)作廢。 小頁 (Small pages)：大小為 4KB。讀取指令時，如果系統(tǒng)是統(tǒng)一的 TLB，則 C=0；如果使用分開的TLB，則 C=1。 一旦訪問成功 ， 它將新的虛擬地址入口 (Entry)信息保存在 TLB中 ， 以備下次查詢使用 。 641 MMU概述 MMU可以將整個存儲空間分為最多 16個域 (domain)。 MMU提供了一些資源以允許使用虛擬存儲器 (將系統(tǒng)物理存儲器重新編址，可將其看成一個獨立于系統(tǒng)物理存儲器的存儲空間 )。 將寫緩存區(qū)中被延時的操作全部執(zhí)行。如果程序中包含讀 c7的操作，那么指令的結(jié)果不可預(yù)知。如果存儲器是可 cache或可緩沖的，寫緩沖將被使用 。 634 Cache與主存的關(guān)系 2路組相聯(lián)的 Cache 主存儲器 0x0000 0x0010 0x0020 0x0030 0x0040 0x0050 0x0060 0x0070 0x0080 0x0090 Way 0 Way 1 Set 0 2Way, 4 Sets ? 數(shù)據(jù) = tag index = tag index ? Way 0 Way 1 目標