【正文】 從虛擬地址到物理地址的變換過程是查詢傳輸表的過程 ARM結(jié)構(gòu)體系中采用一個(gè)容量更小、訪問速度和 CPU中通用寄存器相當(dāng)?shù)拇鎯?chǔ)器件來存放當(dāng)前訪問需要的地址變換條目，它是一個(gè)小容量的 Cache。 虛擬地址由編譯器和連接器在定位程序時(shí)分配； 物理地址用來訪問實(shí)際的主存硬件模塊 (物理上程序存在的區(qū)域 )。 在 DMA訪問期間限制存儲(chǔ)器訪問 DMA所訪問的存儲(chǔ)區(qū)域。 638 內(nèi)存一致性 當(dāng)系統(tǒng)中采用分離的數(shù)據(jù) Cache和指令 Cache時(shí) 對于使用數(shù)據(jù)和指令分離 Cache的系統(tǒng)，使指令 Cache的內(nèi)容無效。 使數(shù)據(jù) Cache中相應(yīng)的行無效。 如果 Cache引入了哈佛架構(gòu) ， 使用數(shù)據(jù)和指令分類的 Cache， 那情況將更復(fù)雜 。 637 Cache相關(guān)的編程接口 C1中與 Cache相關(guān)的位 相關(guān)位 作用 C(bit[2]) 當(dāng)數(shù)據(jù) Cache和指令 Cache分開時(shí)，本控制位禁止／使能數(shù)據(jù) Cache 當(dāng)數(shù)據(jù) Cache和指令 Cache統(tǒng)一時(shí)，本控制位禁止／使能整個(gè) Cache 0：禁止 Cache 1：使能 Cache 如果系統(tǒng)中不含 Cache，讀取時(shí)該位返回 0，寫入時(shí)忽略該位 當(dāng)系統(tǒng)中 Cache不能禁止時(shí)，讀取返回 l，寫入時(shí)忽略該位 I(bit[12]) 當(dāng)數(shù)據(jù) Cache和指令 Cache分開時(shí)，本控制位禁止／使能數(shù)據(jù) Cache 0：禁止 Cache 1：使能 Cache 如果系統(tǒng)使用統(tǒng)一的指令 Cache和數(shù)據(jù) Cache或者系統(tǒng)中不含 Cache，讀取時(shí)該位返回 0，寫入時(shí)忽略該位 當(dāng)系統(tǒng)中 Cache不能禁止時(shí)，讀取返回 l，寫入時(shí)忽略該位 RR(bit[14]) 如果系統(tǒng)中 Cache的淘汰算法可以選擇的話，本控制位選擇淘汰算法 0：選擇常規(guī)的淘汰算法，如隨機(jī)淘汰算法 RR(bit[14]) ； 1：選擇預(yù)測性的淘汰算法，如輪轉(zhuǎn) (roundrobin)淘汰算法； 如果系統(tǒng)中淘汰算法不可選擇，寫入該位時(shí)被忽略，讀取該位時(shí)，根據(jù)其淘汰算法可以簡單地預(yù)測最壞情況，并返回 1或者 0 637 Cache相關(guān)的編程接口 CPl5中的寄存器 c7主要用于控制 Cache和寫緩存。 在采用組相聯(lián)的 Cache中，一個(gè)來自主存的行可以放入多個(gè) Cache組中。 使用 CAM允許同時(shí)比較更多的地址中的標(biāo)簽位，從而增加了可以包含在一組的 Cache行數(shù)。這樣的 Cache被稱為 全相聯(lián) Cache。 如果 Cache的行大小為 2L，則同一行中各地址的 bit[31： L]是相同的。 在組相聯(lián)的地址映射和變換中，把主存和 Cache按同樣大小劃分成組 (set)，每個(gè)組都由相同的行數(shù)組成。由于主存的容量遠(yuǎn)遠(yuǎn)大于 Cache存儲(chǔ)器，所以在主存中很多地址被映射到同一個(gè) Cache行。 直接映射和變換方式 組相聯(lián)映射和變換方式以及 全相聯(lián)和變換方式。 具體的說，就是把存放在主存中的程序按照某種規(guī)則裝入到Cache中，并建立主存地址到 Cache地址之間的對應(yīng)關(guān)系。 如果 Cache行的大小為 2L字節(jié)，那么對主存的訪問通常是 2L字節(jié)對齊的。 存儲(chǔ)系統(tǒng)把 Cache和主存儲(chǔ)器都劃分為相同大小的行。 632 Cache的性能衡量 只有當(dāng)所需要的 Cache存儲(chǔ)器內(nèi)容已經(jīng)在 Cache時(shí)，微處理器才能以高時(shí)鐘速率工作，因此，系統(tǒng)的總體性能就可以用存儲(chǔ)器訪問中命中 Cache的比例來衡量。 通過引入 Cache和寫緩存區(qū)，存儲(chǔ)系統(tǒng)的性能得到了很大的提高，但同時(shí)也帶來了一些問題。 現(xiàn)在 Cache通常與處理器在同一芯片上實(shí)現(xiàn)。 623 寄存器 C0 000 屬性字段 S 數(shù)據(jù) Cache相關(guān)屬性 數(shù)據(jù) Cache相關(guān)屬性 Cache類型標(biāo)識(shí)符寄存器編碼格式 Cache類型標(biāo)識(shí)符定義了關(guān)于 Cache的信息： 31 29 28 25 24 23 12 11 0 624 寄存器 C1 SBZP/ UNP L4 RR V I Z F R S B L D P W C A M CPl5中的寄存器 C1包括以下控制功能： 禁止／使能 MMU以及其他與存儲(chǔ)系統(tǒng)有關(guān)的功能； 配置存儲(chǔ)系統(tǒng)以及刪處理器中相關(guān)的工作。 ? Cache的容量、塊大小以及相聯(lián)特性。從主標(biāo)識(shí)符中，可以確定 ARM體系結(jié)構(gòu)的版本型號(hào)。 621 CP15 寄存器訪問指令 通常對協(xié)處理器 CPl5的訪問使用以下兩種指令 MCR：將 ARM寄存器的值寫入 CPl5寄存器中； MRC：將 CPl5寄存器的值寫入 ARM寄存器中。 寄存器的訪問類型 (只讀／只寫／可讀可寫 )。它負(fù)責(zé)完成大部分的存儲(chǔ)系統(tǒng)管理。 使能 Cache，縮小處理器和存儲(chǔ)系統(tǒng)速度差別，從而提高系統(tǒng)的整體性能。CP15協(xié)處理器 第四章 預(yù)習(xí)檢查 什么是 cache？ Cache有哪兩種寫方式？ MMU的功能是什么？ 2 本章目標(biāo) 了解 ARM存儲(chǔ)器組織結(jié)構(gòu) 了解 S3C2440A的 cache基本工作原理 了解 MMU基本工作原理，與地址映射 本章結(jié)構(gòu) CP15協(xié)處理器 協(xié)處理器 CP15結(jié)構(gòu)和功能 高速 Cache 內(nèi)存管理單元 MMU 快速上下文切換 ARM存儲(chǔ)器 61 ARM存儲(chǔ)器 ARM存儲(chǔ)系統(tǒng)有非常靈活的體系結(jié)構(gòu)，可以適應(yīng)不同的嵌入式應(yīng)用系統(tǒng)的需要。 61 ARM存儲(chǔ)器 大多數(shù)的系統(tǒng)通過下面的方法之一實(shí)現(xiàn)對復(fù)雜存儲(chǔ)系統(tǒng)的管理。 61 ARM存儲(chǔ)器 8051的結(jié)構(gòu) 61 ARM存儲(chǔ)器 s32440的結(jié)構(gòu) 61 ARM存儲(chǔ)器 存儲(chǔ)器的層次結(jié)構(gòu) 62 協(xié)處理器 CP15 CPl5，即通常所說的系統(tǒng)控制協(xié)處理器 (System Control Coprocesssor)。在對協(xié)處理器寄存器進(jìn)行操作時(shí)，需要注意以下幾個(gè)問題。 寄存器的具體作用。 623 寄存器 C0 由生產(chǎn)商決定 (Implementor) 產(chǎn)品子編號(hào) (Varimant) Arm系統(tǒng)版本號(hào) (Architecture) 產(chǎn)品主編號(hào) (Primary Part Number) 處理器版本型號(hào) (Revision) 主標(biāo)識(shí)符寄存器 當(dāng)協(xié)處理器指令對 CPl5進(jìn)行操作，并且操作碼 0pcode2時(shí)，處理器的主標(biāo)識(shí)符將被讀出。 MCR P15 ， 0， r0， c0， c0， 1 623 寄存器 C0 Cache類型標(biāo)識(shí)符寄存器 Cache類型標(biāo)識(shí)符定義了關(guān)于 Cache的信息 ? 系統(tǒng)中的數(shù)據(jù) Cache和指令 Cache是分開的還是統(tǒng)一的。 ? Cache是否支持內(nèi)容鎖定。它自動(dòng)決定保存哪些數(shù)據(jù)、覆蓋哪些數(shù)據(jù)。 Cache經(jīng)常與寫緩存器 (write buffer)一起使用。有時(shí)這種組織方式也被稱為改進(jìn)的哈佛結(jié)構(gòu)。 命中率用下面的公式進(jìn)行計(jì)算： 命中率 =（ Cache命中次數(shù) /存儲(chǔ)器請求次數(shù)） *100% 633 Cache的工作原理 Cache的基本存儲(chǔ)單元為 Cache行 (Cache line)。 通常情況下是 16字節(jié) (4個(gè)字 )和 32字節(jié) (8個(gè)字 )。 633 Cache的工作原理 633 Cache的工作原理 數(shù)據(jù)以每次傳送一行的方式復(fù)制到 cache 中 每個(gè) cache行包含連續(xù)的數(shù)據(jù) Cache行按其自然的行邊界尺寸分配 Cache中的數(shù)據(jù)一旦被獲取后，立即對內(nèi)核有效 在一個(gè) cache 讀操作不命中后，將激發(fā) cache 行內(nèi)容的填充 但新