【正文】 本文以630KJ對擊錘系統(tǒng)為背景，對對擊鍛錘的力能測量進(jìn)行了一定研究，其中主要介紹了對擊錘打擊過程中關(guān)鍵參數(shù)的提取到采集過程，再到后期對打擊力與打擊能量系統(tǒng)各個環(huán)節(jié)的組成和運行原理，為對擊錘的量化和力能控制和精確顯示提供了可靠的理論依據(jù)。，造成FPGA系統(tǒng)的短路問題，通常是由于去耦電容所致，由于FPGA外圍電路對電源的穩(wěn)定性要求很高，需要排布大量的去耦電容，因此，常常出現(xiàn)短路現(xiàn)象。 usbctrl頂層模塊如果寫使能FLAGA=1時，分配地址端的地址FIFOADR[1:0]=00，這時FIFO指針指向輸入端點，同時如果FLAGB=0，即FIFO寫滿標(biāo)志位為假，將外部數(shù)據(jù)寫入FD當(dāng)中，同時SLOE=0，SLWR=1。 else if(in_z amp。assign cp_ab = cp_aamp。調(diào)試成功后，將USB控制模塊進(jìn)行聯(lián)調(diào)。 FPGA中各模塊設(shè)計基于FPGA對擊錘測量系統(tǒng)是否能夠正常運行，其時序的準(zhǔn)確性顯得格外重要，本章重點設(shè)計其內(nèi)部邏輯硬件電路，以及相關(guān)模塊的設(shè)計，以及分析其時序正確性的，通過研究對擊錘的工作過程，相應(yīng)設(shè)計對應(yīng)的工作時序，主要涵蓋以下八個模塊：觸摸模塊，采集模塊，存儲模塊，峰值提取模塊，位移編碼器模塊，串口通信模塊，USB數(shù)據(jù)通信模塊，在模塊與模塊之間，應(yīng)保持時鐘的同步。5邏輯數(shù)字電路設(shè)計5 邏輯數(shù)字電路設(shè)計 FPGA系統(tǒng)概述FPGA作為硬件系統(tǒng)的核心控制器件，它起到中間大腦的作用，F(xiàn)PGA的制造工藝是由可編程硅芯片制成，用戶可以在線進(jìn)行編譯配置，自定義實現(xiàn)數(shù)字電路，使用可編程布線資源和大量的邏輯塊實現(xiàn)相應(yīng)的硬件功能，開發(fā)人員在對應(yīng)的編譯軟件中實現(xiàn)數(shù)字開發(fā)過程，并將其綜合編譯生成相應(yīng)的配置文件，其中包含各邏輯單元連接的相關(guān)信息，此外，F(xiàn)PGA可以覆蓋進(jìn)行重新燒寫，在開發(fā)人員綜合編譯不同的邏輯電路時，可以使系統(tǒng)呈現(xiàn)新的特性，在現(xiàn)代EDA發(fā)展的今天，高級設(shè)計工具改變了開發(fā)人員的構(gòu)成，在上個世紀(jì)，只有資深數(shù)字電路硬件開發(fā)工程師才能熟練掌握FPGA技術(shù)，隨著硬件語言的不斷普及，越來越多的開發(fā)者可以快速掌握FPGA的開發(fā)技術(shù)，屏蔽了C語言中順序執(zhí)行的缺陷，在每一個時鐘周期處理更多任務(wù)，具有較高的數(shù)運算能力。完成硬件原理圖設(shè)計后，對整體進(jìn)行電氣ERC檢測，檢查完畢后，設(shè)計PCB版圖，對版圖尺寸進(jìn)行規(guī)劃，長為200mm、寬為70mm，導(dǎo)入元件庫，進(jìn)行布局布線，最終覆銅，并投板，并生產(chǎn)元件清單，為后期工作調(diào)試工作做準(zhǔn)備。(4)PCB覆銅在PCB布線完成后需要對上層和底層進(jìn)行敷銅，硬件系統(tǒng)的版圖為2層板，以GND為參考標(biāo)準(zhǔn)進(jìn)行敷銅，以下是需要主要的的幾點問題： 本設(shè)計中用到了兩種地線，模擬地GND與數(shù)字地AGND，在制版軟件中，一般采用地線作為標(biāo)準(zhǔn)來進(jìn)行獨立復(fù)銅，本設(shè)計采用數(shù)字地作為標(biāo)準(zhǔn)來覆銅，這樣可以減少多地帶來的短路現(xiàn)象。采用SO8封裝，易于集成。芯片需要兩種電壓供給電源，I/，因此選用兩款穩(wěn)壓芯片得到對應(yīng)的電壓。3硬件系統(tǒng)設(shè)計3硬件系統(tǒng)設(shè)計采用FPGA作為控制芯片，為了保證采集系統(tǒng)的準(zhǔn)確度和數(shù)據(jù)量，我們將采用SRAM作為數(shù)據(jù)存儲器，通信方式采用USB通信來實現(xiàn)數(shù)據(jù)的傳輸，使得數(shù)據(jù)采集測量儀中數(shù)據(jù)的高速存儲得到了保障。 USB數(shù)據(jù)通訊選用CPRESS公司制造的EZUSB芯片，該芯片內(nèi)部資源豐富，配置形式多種多樣，非常合適該課題的數(shù)據(jù)傳輸模塊選型，可以通過多種配置方式將firewere下載到片內(nèi)RAM中，即通過USB總線下載，從片外EEPROM中讀取。（1）可編程互聯(lián)資源IR第五章為內(nèi)部FPGA內(nèi)部邏輯數(shù)字電路設(shè)計。因此，該課題以630KJ對擊模鍛錘為研究背景，設(shè)計了一套先進(jìn)的打擊能量參數(shù)的自動采集與處理系統(tǒng)，可以滿足在高溫、高振動、高粉塵的惡劣環(huán)境下工作，同時采集打擊過程中的相對位移與加速度，從而分析關(guān)鍵物理參數(shù)與打擊力與打擊能量之間的功能關(guān)系，為現(xiàn)場工人對鍛造質(zhì)量控制和設(shè)備安全運行提供了可靠的科學(xué)依據(jù)。 630KJ對擊錘實物圖鍛錘是最常見、歷史最悠久的鍛壓機(jī)械，鍛錘靠高壓氣體突然釋放的能量驅(qū)動上，下錘頭高速運動，懸空對擊，是金屬塑性成形的鍛造方法?？梢詫崿F(xiàn)大噸位全液壓驅(qū)動，不等速對擊結(jié)構(gòu)原理，并通過程序控制實現(xiàn)自動化。離散信號經(jīng)過量化成為2進(jìn)制數(shù)字信號的過程，在經(jīng)過以上變換后，信號就變成了幅值上量化、時間上離散的數(shù)字信號。邏輯單元LE作為FPGA片內(nèi)最小的邏輯單元，可以有效實現(xiàn)多種多樣的邏輯功能，在每一個可編程邏輯單元中包括有一個可編程觸發(fā)器和一個進(jìn)位鏈路以及一個級聯(lián)鏈路，最核心的是一個4輸入的查找表LUT。結(jié)合對擊錘的結(jié)構(gòu)特點，本設(shè)計選用歐姆龍編碼器E6B2CWZ6C,分辨率為500（脈沖/旋轉(zhuǎn)），最高相應(yīng)頻率為100KHz，電源電壓為5V供電。數(shù)據(jù)采集模塊功能：采集電路采集加速度傳感器轉(zhuǎn)換的電壓信號。 USB通信接口設(shè)計 USB接口的外圍電路，控制芯片選取CY7C68013A，并將工作模式配置為Slave FIFO從機(jī)方式進(jìn)行上位機(jī)數(shù)據(jù)交互，其中利用FPGA去控制該芯片，其作用實際上是對其內(nèi)部的多重緩沖FIFO進(jìn)行數(shù)據(jù)流控制，在對擊錘力能參數(shù)采集系統(tǒng)中，主控芯片控制處于從機(jī)模式下的USB芯片。布局布線經(jīng)常是在一起進(jìn)行的，在布線的同時進(jìn)行調(diào)整布局，使硬件系統(tǒng)達(dá)到最佳，是硬件PCB布局更加合理，其需要注意如下：（1）PCB雙層板設(shè)計由于該P(yáng)CB板為雙層板設(shè)計，將元器件布局在抄板的上層或下層，將控制器布局在PCB板的中央位置，為了使系統(tǒng)更加緊湊，同時考慮到電源去耦因素，將電容或電阻合理的布局在底層。第一階段為對擊階段，上錘頭與下錘頭同時作用于工件，使工件產(chǎn)生彈性和塑性變形[34]，直至變形終止，而后上下錘頭以同一速度向錘頭動量小的方向運動。本課題需要驗證仿真模塊包含有：1. AD9226采集模塊的時序仿真[40]；2. SARM存儲模塊時序仿真；3. USB通信模塊的時序仿真；4. 串口模塊的時序仿真；5. 編碼器模塊的時序仿真；6. 頂層模塊完整輸入輸出時序驗證。并對AD模塊的功能進(jìn)行了仿真[47]。h31，即ASCII碼為1，讀取第一片SRAM中數(shù)據(jù)，片選ce_n1置低，we_n寫信號置高，直至地址位最高位，同理，讀取其他兩路數(shù)據(jù)，對應(yīng)ASCII碼為3。 if(reg_b == in_a) out_dr = 139。 if(out_dr == 0) count = count 1。在電路板上電之前，需要驗證系統(tǒng)整體每個電路的正常運行，電路靜態(tài)調(diào)試，測量各級直流電壓和電流是否正常工作正常，在本設(shè)計中的FPGA電路發(fā)現(xiàn)了短路和斷路現(xiàn)象，同樣難以檢查出虛假短路現(xiàn)象是電感和0歐電阻的測量，AD采集電路檢查時鐘信號線是否通路，可直接通過萬用表測量。(b)加速度參數(shù)波形圖 對于工件2，最大加速度出現(xiàn)在300ms到320ms之間，由于工件的不同，最大加速度出現(xiàn)的時間點也不同，因此打擊前加速時間t1也不同，各模具質(zhì)量也不相同，因此對應(yīng)最大打擊能量隨之不同。（5），以verilog為邏輯編程語言進(jìn)行開發(fā)，設(shè)計建立了AD采集模塊、SRAM數(shù)據(jù)存存儲模塊、串口控制模塊、打擊力能數(shù)字處理模塊、位移編碼器模塊、并對各部分邏輯進(jìn)行仿真驗證，編寫testbench進(jìn)行功能仿真，并將各模塊級聯(lián)進(jìn)行完整功能仿真驗證。在采集到大量數(shù)據(jù)之后，將其保存，等待后續(xù)數(shù)據(jù)處理階段。由于對擊錘打擊過程時間短促，時序的分析非常重要，如果沒有一個精確的時序控制，就難以捕捉到最大幅度的參數(shù)，因此，本章在加仿真激勵時，嚴(yán)格按照真實打擊階段的參數(shù)進(jìn)行模擬，在完成硬件邏輯的綜合編譯后，下一步著手對硬件外圍電路進(jìn)行調(diào)試，再結(jié)合邏輯代碼，聯(lián)合調(diào)試，使整個系統(tǒng)達(dá)到最佳狀態(tài)[56]。d1999。 else begin if(reg_a == in_b) out_dr = 139。利用這種時序，有效解決了數(shù)據(jù)線與地址線復(fù)用所帶來的困擾。 AD9226采集模塊設(shè)計 AD9226時序圖根據(jù)AD9226的芯片手冊，而AD9226只需要外部供電和時鐘支持就可以進(jìn)行工作。建立功能仿真。上錘頭和下錘頭回彈速度在打擊瞬間，上下錘頭打擊速度迅速變?yōu)榛貜椝俣龋浠謴?fù)系數(shù)為 （） （） （） （）在同一打擊能量下，打擊力與許多因素有關(guān)，每一次擊打過程打擊力也是在不斷變化的，它和工件的質(zhì)量，尺寸，形狀以及加熱溫度都有著關(guān)系。 由于本系統(tǒng)的特殊測量環(huán)境，振動大，噪音大，高速模擬器件對其造成干擾，需要將模擬信號層與數(shù)字信號層分離，但是由于PCB設(shè)計為雙層版圖，因此，需要將模擬信號線與數(shù)字信號線隔開布線，減少不必要的干擾。對擊錘力能參數(shù)采集硬件系統(tǒng)的PCB設(shè)計同樣是項目成敗的一個關(guān)鍵性因素，準(zhǔn)確的元件選型，良好的元器件布局，合理的布線，優(yōu)良的電路設(shè)計都是PCB設(shè)計的重要因素。（a） MAX3485原理圖（b）RS232原理圖MAX202使用單一+5V供電，由于在實際應(yīng)用中易受到電源干擾，在VCC和GND之間加一個與上述電容等值的電進(jìn)行去耦設(shè)置。功能模塊主要由電源模塊、數(shù)據(jù)采集、霍爾觸發(fā)、SRAM數(shù)據(jù)存儲電外圍電路、RS232電路搭建、RS485總線，USB外圍電路設(shè)計、調(diào)試模塊等組成。增量式光電編碼器的特點，它具有三個對應(yīng)的輸出信號，A相，B相和Z相，在編碼器旋轉(zhuǎn)的過程中，AB相都會有相應(yīng)的脈沖輸出，其脈沖數(shù)量的加減和方向的判定是借助輸出脈沖進(jìn)行判相和計數(shù)來實現(xiàn)，可以任意設(shè)定一個機(jī)械零點，實現(xiàn)多全測量，也可以利用Z脈沖信號作為一個參照點，編碼器繞軸旋轉(zhuǎn)一圈輸出一個固定的脈沖，提高分辨率一般利用九十度的相位差對原始輸出脈沖進(jìn)行倍頻。CLB一般由觸發(fā)器、邏輯函數(shù)發(fā)生器與數(shù)據(jù)選擇器共同構(gòu)成實現(xiàn)邏輯功能的基本單元，其中函數(shù)發(fā)生器[18]用來實現(xiàn)一個任意邏輯組合實現(xiàn)n輸入變量。AD轉(zhuǎn)換指的是指通過采樣量化編碼的方式將模擬信號轉(zhuǎn)化為數(shù)字信號，其中兩個重要指標(biāo)為采樣頻率和分辨率，采樣頻率必須符合奈奎斯特第一準(zhǔn)則，才可以保證信號的真實性，分辨率指的是AD采樣的量化位數(shù)，一般為8位，12位16位以及24位，選取合適的AD轉(zhuǎn)化器是進(jìn)行本課題的一個基礎(chǔ)[15]。國外鍛錘發(fā)展于本世紀(jì)的30年代，從驅(qū)動方式分，可以分為液壓鍛錘和氣動鍛錘，經(jīng)歷了從自由打擊放油落錘到液壓氣體驅(qū)動鍛錘，最后到全液壓驅(qū)動鍛錘的發(fā)展歷程，與我國放油液壓氣錘相類似。目前的鍛錘大部分還是以蒸空錘和液氣錘為主，但對于大噸位的對擊模鍛錘的研究還比較少，隨著我國科學(xué)技術(shù)的的不斷提高以及社會的不斷發(fā)展[2]，航天航空、工業(yè)制造、國防建設(shè)和與之相關(guān)的鍛造產(chǎn)品對降低生產(chǎn)成本、產(chǎn)品重量、提高產(chǎn)品的質(zhì)量和性能的要求愈來愈高[2]。通過對630KJ對擊模鍛錘打擊過程中在打擊速度，模具重量，打擊行程幾個關(guān)鍵物理量的分析，分析其與最大打擊力、最大打擊能量之間的關(guān)系，驗證在同等的蒸汽壓力和不同打擊行程下最大打擊能量與行程之間的關(guān)系，結(jié)合物理能量學(xué)原理建立打擊能量與加速度、位移之間的數(shù)學(xué)模型，利用采集設(shè)備得到上下錘頭以及打擊行程關(guān)鍵參數(shù)的方法對整體系統(tǒng)進(jìn)行評估，對不同工件進(jìn)行最大打擊能量歸類。第六章為實驗結(jié)果及結(jié)論分析。,可以根據(jù)芯片手冊進(jìn)行軟配置，在配置完畢后，將hex文件轉(zhuǎn)換為iic文件通過USB接口將固件燒入到片內(nèi)RAM中，在每次重新載入后，將按照配置的程序進(jìn)行運行。鑒于對擊錘力能測量系統(tǒng)的分析和評估，本系統(tǒng)主要需具備的技術(shù)指標(biāo)和參數(shù)如下：(1) 加速度傳感器電壓模擬信號范圍：0到3V交流信號；(2) AD轉(zhuǎn)換頻率：1MSPS；(3) 被抽樣信號的分辨率：12位；(4) 晶振頻率：原始有源晶振頻率：fn=48MHz；(5) ：fu=24MHz；(6) 系統(tǒng)核心器件選型：1) 模數(shù)轉(zhuǎn)換器：AD9226。 由于本測量儀系統(tǒng)處理器需要兩種不同的電壓信號，這兩種信號又要被分為模擬和數(shù)字兩類，由于FPGA系統(tǒng)[38]對于電源的要求很高，因此，需要將模擬信號與數(shù)字信號進(jìn)行有效的隔離，本系統(tǒng)用到多種信號源，數(shù)字地與模擬地，為了確保參數(shù)采集的可靠性和準(zhǔn)確性，在系統(tǒng)中加入兩個電容和兩個電感實現(xiàn)對信號源的隔離，同時，在每一種類型的電源與地之間并聯(lián)多個電容進(jìn)行濾波。，程序綜合編譯成功后，前者用于JTAG在線調(diào)試下載，后者應(yīng)用與AS模式下加載。，如果尺寸過大，可以通過加入過孔的方式解決這個問題。利用驅(qū)動桿，使上下錘頭對擊，加入工件，使鍛件產(chǎn)生塑性形變。其優(yōu)勢在于硬件并行處理。[44]。 SRAM頂層模塊圖由于本模塊所需狀態(tài)機(jī)狀態(tài)較多，因此采用格雷碼進(jìn)行編碼，其主要狀態(tài)主要分為以下九個過程，在觸發(fā)完畢后，系統(tǒng)進(jìn)入到SRAM模塊的狀態(tài)機(jī)中，首先，第一路使能，進(jìn)入其S0狀態(tài)，將SRAM1片選置低[53]，同時為了防止誤寫，將其與兩路存儲芯片片選置高，地址從首位地址開始，依次寫入，直到第三路SRAM3寫滿，于此同時，led1燈亮起，證明數(shù)據(jù)已經(jīng)存滿，此時，SRAM的同步寫過程就已經(jīng)完成了，狀態(tài)機(jī)跳轉(zhuǎn)到S3，于此同時等待串口下發(fā)命令，執(zhí)行讀取SRAM的過程，和寫的過程有所不同，由于是整片讀取，需要對單片進(jìn)行數(shù)據(jù)流控制，如果下發(fā)命令1，則狀態(tài)機(jī)跳轉(zhuǎn)到S7，讀取第一片中的數(shù)據(jù)，如果下發(fā)命令2，則狀態(tài)機(jī)跳轉(zhuǎn)到S8，讀取第一片中的數(shù)據(jù)，如果下發(fā)命令3，則狀態(tài)機(jī)跳轉(zhuǎn)到S9，讀取位移變化量參數(shù)，這樣整個完整狀態(tài)機(jī)就循環(huán)完畢，此時讀取完畢后，led2亮起，證明數(shù)據(jù)已經(jīng)讀取完畢。always (posedge clk or negedge reset ) ///// 相位鑒定 if(!reset) out_dr = 139。 (out_dr == 1)) count =