【正文】 時為了防止誤寫，將其與兩路存儲芯片片選置高，地址從首位地址開始，依次寫入，直到第三路SRAM3寫滿，于此同時，led1燈亮起，證明數(shù)據(jù)已經(jīng)存滿，此時，SRAM的同步寫過程就已經(jīng)完成了，狀態(tài)機(jī)跳轉(zhuǎn)到S3，于此同時等待串口下發(fā)命令，執(zhí)行讀取SRAM的過程，和寫的過程有所不同，由于是整片讀取，需要對單片進(jìn)行數(shù)據(jù)流控制，如果下發(fā)命令1，則狀態(tài)機(jī)跳轉(zhuǎn)到S7，讀取第一片中的數(shù)據(jù)，如果下發(fā)命令2，則狀態(tài)機(jī)跳轉(zhuǎn)到S8，讀取第一片中的數(shù)據(jù)，如果下發(fā)命令3，則狀態(tài)機(jī)跳轉(zhuǎn)到S9，讀取位移變化量參數(shù)，這樣整個完整狀態(tài)機(jī)就循環(huán)完畢，此時讀取完畢后，led2亮起，證明數(shù)據(jù)已經(jīng)讀取完畢。 AD9226頂層模塊圖 AD9226時序圖在AD采集模塊中，采樣時鐘選用1M，在每一個采樣時鐘上升沿，將數(shù)據(jù)轉(zhuǎn)化為12位數(shù)字信號，在模塊中，clk信號采樣原始時鐘和其他模塊時鐘信號相同，這樣可以減少系統(tǒng)的競爭和冒險，在編寫仿真激勵時[55]，用到$random函數(shù)去處理采樣來的數(shù)據(jù)，以便模擬真實的采集情況[48]。[44]。 FPGA芯片簡介 芯片選型及功能FPGA是高密度可編程邏輯器件，具有運行速度快，資源豐富、編譯方便等特點，常用于調(diào)試時序，應(yīng)用數(shù)字邏輯電路，對擊錘力能采集硬件設(shè)計將采用美國Altera公司生產(chǎn)的Cyclone系列中的EP1C12Q240C8N芯片,[41]。其優(yōu)勢在于硬件并行處理。第二階段為卸荷階段，在第一階段結(jié)束后，由于模具、鍛件的彈性能的釋放，上下錘頭以不同的速度向相反的方向分開。利用驅(qū)動桿，使上下錘頭對擊，加入工件，使鍛件產(chǎn)生塑性形變。，如果尺寸過大，可以通過加入過孔的方式解決這個問題。(2)PCB布局設(shè)計PCB的布局設(shè)計從原理圖到PCB的第一步也是首要步驟[50]，首先必須確定PCB的尺寸，根據(jù)系統(tǒng)的排布確認(rèn)禁止布線層的大小。，程序綜合編譯成功后，前者用于JTAG在線調(diào)試下載，后者應(yīng)用與AS模式下加載。 USB芯片硬件連接圖由于本系統(tǒng)選用USBSlaveFIFO模式，該芯片外部時鐘信號IFCLK由FPGA內(nèi)部分頻提供，由于本系統(tǒng)晶振為48MHz，因此分頻得到12MHz的時鐘信號，其理論最大傳輸速率可以達(dá)到200Mbps，SLOE為使能信號，SLRD與SLWR為內(nèi)嵌式FIFO的讀寫控制引腳， FIFOADR[1:0]作為地址選擇信號，控制與FD當(dāng)前所連接的端點緩沖區(qū)，CY7C68013A內(nèi)FIFO的空滿信號為FLAGA、FLAGB、FLAGC[32]，表征FIFO當(dāng)前所處的狀態(tài)，F(xiàn)D數(shù)據(jù)總線的輸出通過SLOE進(jìn)行控制[33]，F(xiàn)D[15:0]為該芯片數(shù)據(jù)總線，可做輸入輸出，以上信號皆與FPGA引腳連接，行成一套完整的通信模塊。 由于本測量儀系統(tǒng)處理器需要兩種不同的電壓信號，這兩種信號又要被分為模擬和數(shù)字兩類，由于FPGA系統(tǒng)[38]對于電源的要求很高，因此，需要將模擬信號與數(shù)字信號進(jìn)行有效的隔離，本系統(tǒng)用到多種信號源，數(shù)字地與模擬地，為了確保參數(shù)采集的可靠性和準(zhǔn)確性，在系統(tǒng)中加入兩個電容和兩個電感實現(xiàn)對信號源的隔離，同時，在每一種類型的電源與地之間并聯(lián)多個電容進(jìn)行濾波。將兩個錘頭的信號模數(shù)轉(zhuǎn)換，本模塊完成參數(shù)采集功能。鑒于對擊錘力能測量系統(tǒng)的分析和評估，本系統(tǒng)主要需具備的技術(shù)指標(biāo)和參數(shù)如下：(1) 加速度傳感器電壓模擬信號范圍：0到3V交流信號；(2) AD轉(zhuǎn)換頻率：1MSPS；(3) 被抽樣信號的分辨率：12位；(4) 晶振頻率：原始有源晶振頻率：fn=48MHz；(5) ：fu=24MHz；(6) 系統(tǒng)核心器件選型：1) 模數(shù)轉(zhuǎn)換器：AD9226。歐姆龍編碼器與一個機(jī)械滑輪相連，用游標(biāo)卡尺測量，由于編碼器計數(shù)一周為500個脈沖，在4倍頻電路下可以轉(zhuǎn)換為2000的分辨率，以原始參數(shù)為計算方法，每旋轉(zhuǎn)一周，錘頭將位移2R的距離，由于上下錘頭相等，總行程為800mm，存儲系統(tǒng)的數(shù)據(jù)分辨率為16位寬（可計數(shù)65535），足夠存下14558個脈沖。,可以根據(jù)芯片手冊進(jìn)行軟配置，在配置完畢后，將hex文件轉(zhuǎn)換為iic文件通過USB接口將固件燒入到片內(nèi)RAM中，在每次重新載入后，將按照配置的程序進(jìn)行運行。SRAM主要用于二級高速緩存(Level2 Cache)。采樣定理[15]即奈奎斯特第一準(zhǔn)則，定義為對一個連續(xù)時間信號進(jìn)行抽樣的過程中，當(dāng)AD采樣頻率大于原始信號的頻率的2倍及以上，原始信號的信息才可以在采樣好被完整的保留下來，從時域上來說就是采樣間隔必須小于抽樣頻率的兩倍的倒數(shù)，才可以得到完整的采樣信息。第六章為實驗結(jié)果及結(jié)論分析。自然對擊錘同樣配備自動化控制系統(tǒng)，具備多種不同的操作方式，例如手動自動，壓機(jī)接通，可以預(yù)選不同工件的打擊方式和打擊類型[8]，在每次打擊完成后，可以根據(jù)模具批次的不同將打擊能量和打擊次數(shù)進(jìn)行存儲和存放[9]。通過對630KJ對擊模鍛錘打擊過程中在打擊速度，模具重量，打擊行程幾個關(guān)鍵物理量的分析，分析其與最大打擊力、最大打擊能量之間的關(guān)系，驗證在同等的蒸汽壓力和不同打擊行程下最大打擊能量與行程之間的關(guān)系，結(jié)合物理能量學(xué)原理建立打擊能量與加速度、位移之間的數(shù)學(xué)模型，利用采集設(shè)備得到上下錘頭以及打擊行程關(guān)鍵參數(shù)的方法對整體系統(tǒng)進(jìn)行評估，對不同工件進(jìn)行最大打擊能量歸類。其中630KJ對擊模鍛錘作為國內(nèi)大噸位的主要鍛壓設(shè)備，錘頭，錘桿和模具是對擊錘的關(guān)鍵部件，從鑄港到加工成成品周期長，費用高，630KJ的錘頭錘桿重近60t，加工周期1年，按目前市場價格，費用為80—100萬元。目前的鍛錘大部分還是以蒸空錘和液氣錘為主，但對于大噸位的對擊模鍛錘的研究還比較少，隨著我國科學(xué)技術(shù)的的不斷提高以及社會的不斷發(fā)展[2]，航天航空、工業(yè)制造、國防建設(shè)和與之相關(guān)的鍛造產(chǎn)品對降低生產(chǎn)成本、產(chǎn)品重量、提高產(chǎn)品的質(zhì)量和性能的要求愈來愈高[2]。 為了掌握該設(shè)備的性能和分析打擊過程中的功能變化，以確保生產(chǎn)順利進(jìn)行和后期打擊功能參數(shù)的實時數(shù)字化顯示提供倫理依據(jù)[5]，前期的功能模型的建立就顯得格外重要。國外鍛錘發(fā)展于本世紀(jì)的30年代，從驅(qū)動方式分，可以分為液壓鍛錘和氣動鍛錘，經(jīng)歷了從自由打擊放油落錘到液壓氣體驅(qū)動鍛錘，最后到全液壓驅(qū)動鍛錘的發(fā)展歷程，與我國放油液壓氣錘相類似。第四章為對擊錘力能數(shù)學(xué)模型分析設(shè)計，本章重點分析了對擊錘打擊過程中各個物理量之間的關(guān)系，總結(jié)出打擊力能與加速度、打擊行程時間的數(shù)學(xué)模型，為后續(xù)工作做前期準(zhǔn)備。AD轉(zhuǎn)換指的是指通過采樣量化編碼的方式將模擬信號轉(zhuǎn)化為數(shù)字信號，其中兩個重要指標(biāo)為采樣頻率和分辨率，采樣頻率必須符合奈奎斯特第一準(zhǔn)則，才可以保證信號的真實性，分辨率指的是AD采樣的量化位數(shù)，一般為8位，12位16位以及24位，選取合適的AD轉(zhuǎn)化器是進(jìn)行本課題的一個基礎(chǔ)[15]。CLB一般由觸發(fā)器、邏輯函數(shù)發(fā)生器與數(shù)據(jù)選擇器共同構(gòu)成實現(xiàn)邏輯功能的基本單元，其中函數(shù)發(fā)生器[18]用來實現(xiàn)一個任意邏輯組合實現(xiàn)n輸入變量。 IS61LV51216內(nèi)部結(jié)構(gòu)框圖打擊參數(shù)據(jù)來源于兩路加速度數(shù)據(jù)和一路位移數(shù)據(jù)，因此需要設(shè)計三片SRAM用來數(shù)據(jù)存儲，啟動采集后，采集打擊時間段內(nèi)的數(shù)據(jù)，并將其存入對應(yīng)的SRAM中，等待上位機(jī)下發(fā)命令，采集存儲在SRAM中的數(shù)據(jù)參數(shù)，并將數(shù)據(jù)妥善保存，拷貝，打包，等待后期數(shù)據(jù)分析[21]。增量式光電編碼器的特點，它具有三個對應(yīng)的輸出信號，A相，B相和Z相，在編碼器旋轉(zhuǎn)的過程中，AB相都會有相應(yīng)的脈沖輸出，其脈沖數(shù)量的加減和方向的判定是借助輸出脈沖進(jìn)行判相和計數(shù)來實現(xiàn)，可以任意設(shè)定一個機(jī)械零點，實現(xiàn)多全測量，也可以利用Z脈沖信號作為一個參照點，編碼器繞軸旋轉(zhuǎn)一圈輸出一個固定的脈沖，提高分辨率一般利用九十度的相位差對原始輸出脈沖進(jìn)行倍頻。 本章小結(jié)本章節(jié)詳細(xì)地介紹了對擊錘現(xiàn)場環(huán)境和打擊力能采集設(shè)備的基本原理，分析硬件系統(tǒng)所需的物件以及系統(tǒng)的研究方案，對整體進(jìn)行系統(tǒng)評估，結(jié)合對擊錘的基本原理，對課題所要研究的內(nèi)容進(jìn)行了系統(tǒng)的概括。功能模塊主要由電源模塊、數(shù)據(jù)采集、霍爾觸發(fā)、SRAM數(shù)據(jù)存儲電外圍電路、RS232電路搭建、RS485總線，USB外圍電路設(shè)計、調(diào)試模塊等組成。 12V轉(zhuǎn)5V電路由于FPGA選用芯片為EP1C12Q240I8。（a） MAX3485原理圖（b）RS232原理圖MAX202使用單一+5V供電，由于在實際應(yīng)用中易受到電源干擾，在VCC和GND之間加一個與上述電容等值的電進(jìn)行去耦設(shè)置。 AS模式引腳配置在AS配置模式下，掉電后，程序依然存在，因為它有對應(yīng)的配置芯片，本設(shè)計選用EPCS4作為其配置芯片，其擁有FLASH存儲器訪問接口，在線可編程（ISP）,它屬于Altera公司的串行配置器件系列，通過這種模式，在每次上電后，程序自動加載，同時成本低廉，非常適合工業(yè)領(lǐng)域的應(yīng)用。對擊錘力能參數(shù)采集硬件系統(tǒng)的PCB設(shè)計同樣是項目成敗的一個關(guān)鍵性因素，準(zhǔn)確的元件選型，良好的元器件布局，合理的布線，優(yōu)良的電路設(shè)計都是PCB設(shè)計的重要因素。?對于要接振蕩器的電路振蕩器外殼一定要接地，且時鐘線盡量靠近芯片，使線路盡量短，在處理時鐘信號線時，需要把信號線與時鐘信號線隔開，因此本系統(tǒng)采用時鐘為48M，屬于高頻信號，會給其他信號線造成很大的干擾，布線過程實質(zhì)上就是是不斷修改布局，布線的過程，直到所有飛線全部布線完畢，檢查走線是否全部完成，可以關(guān)掉底層和頂層進(jìn)行觀察，確保所有線路全部走通。 由于本系統(tǒng)的特殊測量環(huán)境，振動大，噪音大，高速模擬器件對其造成干擾，需要將模擬信號層與數(shù)字信號層分離，但是由于PCB設(shè)計為雙層版圖，因此，需要將模擬信號線與數(shù)字信號線隔開布線，減少不必要的干擾。1. 電源電路；2. AD采集外圍電路；3. 串口通信外圍電路；4. SRAM_ IS61LV51216高速存儲電路；5. USB通信外圍電路以及其相應(yīng)配置電路；6. FPGA最小電路系統(tǒng)的設(shè)計。上錘頭和下錘頭回彈速度在打擊瞬間，上下錘頭打擊速度迅速變?yōu)榛貜椝俣?，其恢?fù)系數(shù)為 （） （） （） （）在同一打擊能量下，打擊力與許多因素有關(guān)，每一次擊打過程打擊力也是在不斷變化的，它和工件的質(zhì)量，尺寸，形狀以及加熱溫度都有著關(guān)系。則下錘頭打擊瞬間的速度： （）下錘頭打擊后的回彈速度： （）若設(shè)、時，則有 （）恢復(fù)系數(shù)： （） （） （）打擊能量（鍛件吸收的能量）： （）打擊時間：打擊力： （）最大打擊能量: （）本章630KJ對擊模鍛錘為原型，分析打擊過程中的鍛錘、上下錘頭、打擊行程時間的物理量關(guān)系，并總結(jié)出打擊力、打擊能量與加速度、打擊行程之間的潛在關(guān)系，為定量分析最大打擊力、最大打擊能量與理論值在一致性上是否相符。建立功能仿真。在確定選用的芯片與編程語言后，需要對整體編譯流程做一個系統(tǒng)的方案，對采集參數(shù)的物理量做一個具體的寄存器流向分析，并對各個模塊進(jìn)行編譯，仿真。 AD9226采集模塊設(shè)計 AD9226時序圖根據(jù)AD9226的芯片手冊，而AD9226只需要外部供電和時鐘支持就可以進(jìn)行工作。 串口TXD 串口TXD的作用，因為在前期，USB時序控制相對復(fù)雜，數(shù)據(jù)需要發(fā)送上位機(jī)進(jìn)行調(diào)試，因此，設(shè)計一個串口TXD模塊，負(fù)責(zé)將sram中的數(shù)據(jù)進(jìn)行上傳。利用這種時序，有效解決了數(shù)據(jù)線與地址線復(fù)用所帶來的困擾。 ///// 四倍頻assign cp_b = (~reg_b)^in_b。 else begin if(reg_a == in_b) out_dr = 139。b0。d1999。初始化狀態(tài)進(jìn)行讀寫檢測。由于對擊錘打擊過程時間短促，時序的分析非常重要，如果沒有一個精確的時序控制，就難以捕捉到最大幅度的參數(shù)，因此，本章在加仿真激勵時，嚴(yán)格按照真實打擊階段的參數(shù)進(jìn)行模擬，在完成硬件邏輯的綜合編譯后，下一步著手對硬件外圍電路進(jìn)行調(diào)試，再結(jié)合邏輯代碼，聯(lián)合調(diào)試，使整個系統(tǒng)達(dá)到最佳狀態(tài)[56]。因此焊接時需要十分仔細(xì)。在采集到大量數(shù)據(jù)之后，將其保存，等待后續(xù)數(shù)據(jù)處理階段。對擊錘鍛造工業(yè)作為現(xiàn)代重工業(yè)制造領(lǐng)域的核心技術(shù)，世界各國就如如何提高對擊錘力能控制的自動化、定量化和智能化，是當(dāng)前鍛造技術(shù)研究的熱點問題。（5），以verilog為邏輯編程語言進(jìn)行開發(fā)，設(shè)計建立了AD采集模塊、SRAM數(shù)據(jù)存存儲模塊、串口控制模塊、打擊力能數(shù)字處理模塊、位移編碼器模塊、并對各部分邏輯進(jìn)行仿真驗證，編寫testbench進(jìn)行功能仿真，并將各模塊級聯(lián)進(jìn)行完整功能仿真驗證。本文做的工作主要包括：（1）重點介紹了630KJ對擊錘工作的基本原理，同時重點介紹了鍛錘在我國以及各個國家的發(fā)展歷史和應(yīng)用背景。(b)加速度參數(shù)波形圖 對于工件2，最大加速度出現(xiàn)在300ms到320ms之間，由于工件的不同，最大加速度出現(xiàn)的時間點也不同，因此打擊前加速時間t1也不同，各模具質(zhì)量也不相同，因此對應(yīng)最大打擊能量隨之不同。，在JTAG接口與AS下載配置接口，經(jīng)常會出現(xiàn)程序無法下載失敗的問題，原因是其信號線需要拉高或拉低電阻，或者電壓為達(dá)到電路配置要求。在電路板上電之前，需要驗證系統(tǒng)整體每個電路的