【正文】 ，低電平對(duì)應(yīng)為1，因此容易辨別，所以，在對(duì)信號(hào)進(jìn)行分析之前，首先將其轉(zhuǎn)化為數(shù)字信號(hào)。本章對(duì)對(duì)擊錘力能采集分析系統(tǒng)進(jìn)行硬件調(diào)試，結(jié)合課題研究背景[12]，對(duì)基于FPGA的對(duì)擊力能參數(shù)采集存儲(chǔ)系統(tǒng)進(jìn)行系統(tǒng)掉電檢查，上電測(cè)試，對(duì)現(xiàn)場(chǎng)進(jìn)行布線測(cè)試，通過比對(duì)現(xiàn)場(chǎng)測(cè)試的物理量參數(shù)，結(jié)合對(duì)擊錘力能數(shù)學(xué)模型，分析不同條件下對(duì)擊錘最大打擊力，最大打擊能量與測(cè)量參數(shù)之間的關(guān)系，對(duì)打擊過程中最大打擊力和最大打擊能量進(jìn)行后期分析，本課題所研究打擊能量系統(tǒng)定性分析對(duì)于提高鍛錘工作性能、鍛壓件質(zhì)量、生產(chǎn)能力和自動(dòng)化程度，具有十分重要的意義。本論文的內(nèi)容和章節(jié)安排如下：第一章為緒論部分，詳細(xì)介紹了對(duì)擊模鍛錘的發(fā)展以及國內(nèi)外液壓鍛錘以及對(duì)擊錘發(fā)展的水平以及其自動(dòng)化水平[9]，通過對(duì)比國內(nèi)大噸位鍛錘的發(fā)展以及國外各鍛造行業(yè)的生產(chǎn)水平，分析世界各國鍛造工業(yè)所遇到的瓶頸[10]，提出本課題的研究規(guī)劃方案以及實(shí)驗(yàn)研究的基礎(chǔ)，對(duì)630KJ對(duì)擊錘進(jìn)行系統(tǒng)結(jié)構(gòu)評(píng)估，最后列舉本研究課題開展的核心意義以及實(shí)驗(yàn)研究的方向，并加以實(shí)施，通過以微處理器為控制核心， 采用AD采集、編碼器計(jì)數(shù)原理和SRAM存儲(chǔ)及USB通信技術(shù)，利用EDA軟件QuartusII為編譯環(huán)境進(jìn)行邏輯電路設(shè)計(jì)、綜合編譯，對(duì)整體對(duì)擊錘力能參數(shù)測(cè)量系統(tǒng)進(jìn)行準(zhǔn)確控制，使得整體系統(tǒng)達(dá)到理想的測(cè)量效果，最終實(shí)現(xiàn)高速、準(zhǔn)確的實(shí)驗(yàn)效果。 對(duì)擊錘是多種鍛造設(shè)備的先驅(qū)，隨著工業(yè)的飛速發(fā)展和新型鍛造工藝的改善[6]，由于鍛錘類設(shè)備結(jié)構(gòu)單一，適應(yīng)性強(qiáng)，投資小等特點(diǎn)，對(duì)擊模鍛錘成為裝備制造業(yè)必不可少的生產(chǎn)工具。核心部件頻繁被破壞，高昂的代價(jià)，漫長的加工周期已經(jīng)已經(jīng)成為困擾生產(chǎn)部門的一大難題[3]。由于打擊效率高，工作時(shí)無劇烈震動(dòng)，對(duì)地基影響較小，超負(fù)荷能力強(qiáng)，構(gòu)造簡單而成為重型鍛造設(shè)備的主要形式之一，近幾年，隨著航空工業(yè)中高強(qiáng)度耐熱合金大鍛造的大量開發(fā)生產(chǎn)，對(duì)擊錘需求使用次數(shù)增加的趨勢(shì)已經(jīng)十分明顯。針對(duì)傳統(tǒng)的測(cè)量測(cè)試方法中需要在現(xiàn)場(chǎng)布置大量的儀器設(shè)備、無法滿足連續(xù)生產(chǎn)過程的測(cè)試要求[4]。 我國自行生產(chǎn)的鍛錘我國目前的鍛錘大部分還是以蒸空錘和液氣錘為主，對(duì)于大噸位的對(duì)擊模鍛錘的研究還比較少，隨著我國社會(huì)的發(fā)展和科學(xué)技術(shù)的長足進(jìn)步，工業(yè)、國防建設(shè)、航空航天以及其它裝備制造業(yè)等對(duì)減少生產(chǎn)成本，減低產(chǎn)品重量、提高產(chǎn)品性能和質(zhì)量的要求越來越高，這也意味著鍛壓生產(chǎn)的擔(dān)子會(huì)空前的加大，所以設(shè)計(jì)開發(fā)新型數(shù)控自動(dòng)化大噸位鍛錘，對(duì)于提高鍛錘工作性能、鍛壓件質(zhì)量、生產(chǎn)能力和自動(dòng)化程度，具有十分重要的意義[2]。第三章主要介紹了基于FPGA的對(duì)擊錘打擊力能測(cè)量儀的硬件外圍設(shè)計(jì)，并對(duì)硬件設(shè)備各個(gè)部分作了詳細(xì)介紹，根據(jù)設(shè)計(jì)要求，對(duì)各部分硬件進(jìn)行選型，應(yīng)用電路設(shè)計(jì)，完成工作有采集模塊接口、數(shù)據(jù)存儲(chǔ)接口、數(shù)據(jù)通信接口、命令通信接口等，最終搭建實(shí)現(xiàn)完整的采集存儲(chǔ)系統(tǒng)外圍硬件電路。592設(shè)計(jì)原理及方案2設(shè)計(jì)原理及方案為了采集對(duì)擊錘打擊過程中的物理量參數(shù)，需要設(shè)計(jì)一套高速數(shù)據(jù)采集存儲(chǔ)系統(tǒng)，在上下錘頭安裝一對(duì)壓電式加速度傳感器，在上錘頭350mm處安裝一個(gè)光電編碼器作為位移數(shù)據(jù)的采集，由于打擊過程大致為500ms，因此，通過對(duì)這一階段的加速度和位移關(guān)鍵物理量的采集，并將數(shù)據(jù)存入高速異步存儲(chǔ)器中，本章主要完成對(duì)模數(shù)轉(zhuǎn)換，存儲(chǔ)器存儲(chǔ)原理以及USB數(shù)據(jù)傳輸?shù)脑矸治?，結(jié)合對(duì)擊錘的運(yùn)動(dòng)過程，完成硬件系統(tǒng)設(shè)計(jì)方案。邏輯級(jí)FPGA器件是一個(gè)用于存放編程數(shù)據(jù)的靜態(tài)存儲(chǔ)器SRAM組成，其中包括三種可編程單元[16]，這三種可編程邏輯單元是可編程邏輯單元LE(logic element)、可編程輸入/輸出單元IOE(I/O element)和可編程互聯(lián)資源?？删幊踢壿嬆KCLB由于本系統(tǒng)對(duì)于存儲(chǔ)時(shí)間和存儲(chǔ)容量的要求，因此設(shè)計(jì)選用高速異步靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM作為數(shù)據(jù)存儲(chǔ)器，而FPGA的片上RAM最大只有64K字節(jié)， 在片內(nèi)資源緊缺的情況下，本設(shè)計(jì)需要存放大量的原始數(shù)據(jù)，僅僅依靠片內(nèi)RAM的存儲(chǔ)空間遠(yuǎn)遠(yuǎn)不能達(dá)到設(shè)計(jì)要求，因此需要外部擴(kuò)展存儲(chǔ)空間來實(shí)現(xiàn)對(duì)擊錘參數(shù)物理量的采集，因此，選用一個(gè)容量合適，高速的數(shù)據(jù)存儲(chǔ)器成為本設(shè)計(jì)的關(guān)鍵部分，外擴(kuò)存儲(chǔ)器的選擇主要考慮的因素如下：存儲(chǔ)容量、存儲(chǔ)速度、價(jià)格和功耗等存儲(chǔ)容量的大小決定了本系統(tǒng)所能容納的數(shù)據(jù)信息量的多少[19]；存儲(chǔ)器的寫入速度需要與FPGA內(nèi)部邏輯的時(shí)鐘同步進(jìn)行；其寫入時(shí)間指的是數(shù)據(jù)從接受到穩(wěn)定的地址信號(hào)線到整個(gè)時(shí)序完成的時(shí)間段[19]，存儲(chǔ)器的價(jià)格取決于本身和其內(nèi)嵌入的單獨(dú)電路，這兩個(gè)方面影響存儲(chǔ)器的價(jià)格，SRAM選用IS61LV51216，它是ISSI公司的SRAM芯片，該芯片是512K16bit的高速CMOS靜態(tài)存儲(chǔ)器，其寫速度為8ns~12ns之間，支持8位或者16位的數(shù)據(jù)讀寫，方便切換， 。編碼器可以分為增量式與絕對(duì)式的兩類[20]，絕對(duì)式光電編碼器一個(gè)固定的位置對(duì)應(yīng)一個(gè)相應(yīng)的數(shù)字碼，它的計(jì)算方法僅僅與測(cè)量的起始位置與終止位置有關(guān)，其間的過程是不予標(biāo)注的，增量式光電編碼器是將一圈的角位移轉(zhuǎn)換為一個(gè)電信號(hào)，電信號(hào)轉(zhuǎn)化為電脈沖，每一個(gè)不同的編碼器，一圈對(duì)應(yīng)不同的總脈沖，在運(yùn)動(dòng)過程中，其計(jì)數(shù)值是不斷變化的，因此，本系統(tǒng)選用增量式光電編碼器作為位移測(cè)量的工具。在宏觀上對(duì)力能參數(shù)采集系統(tǒng)作了概要性的描述[27]。 系統(tǒng)組成框圖FPGA外圍電路主要功能包括負(fù)責(zé)傳感器數(shù)據(jù)采集、數(shù)據(jù)存儲(chǔ)與上位機(jī)的數(shù)據(jù)通信與管理、實(shí)時(shí)多任務(wù)控制[41]。由于測(cè)量系統(tǒng)供電采用12V直流供電，采用LM2596開關(guān)電壓調(diào)節(jié)器，可以輸出3A的驅(qū)動(dòng)電流[30]，同時(shí)提供固定5V電壓輸出，封裝選取TO263標(biāo)貼式封裝，可以輸出5V直流電壓，四腳FEEDBACK提供反饋，可以得到5V直流輸出電壓，為了減少輸出紋波電壓，降低到輸出電壓的1%以下，必須選用一個(gè)耐壓值更高的電容，因此采用25V耐壓值的輸出電容可以將輸出紋波降低一半。 SRAM外圍電路設(shè)計(jì) RS232與RS485通信接口設(shè)計(jì)打擊現(xiàn)場(chǎng)振動(dòng)大，高溫、高壓、危險(xiǎn)性很高，因此期間不能靠近采集設(shè)備，因此需要人機(jī)握手命令便于調(diào)試分析，設(shè)備預(yù)留RS232接口和RS485接口[45]，串口下發(fā)命令，通知下位機(jī)上發(fā)存儲(chǔ)數(shù)據(jù)和相應(yīng)握手命令，如圖所示，由于調(diào)試間距離打擊錘設(shè)備距離較遠(yuǎn)，為了防止誤碼，因此485采用9600bps，由于FPGA為LVTTL電平，因此需要MAX202和MAX3483EPA作為電平轉(zhuǎn)換芯片，(a)（b）所示其中232電路中需要加入4個(gè)電容作為濾波使用。 FPGA配置電路從原廠生產(chǎn)的FPGA芯片內(nèi)部是半成型的邏輯電路，我們需要利用下載電路，將編程好的程序?qū)懭胄酒衃15]， 由于FPGA可編程邏輯具有可易失性，掉電后，內(nèi)部邏輯即刷成空白，在每次上電后，需要對(duì)內(nèi)部邏輯進(jìn)行重新下載，鑒于這個(gè)缺陷，設(shè)計(jì)有主動(dòng)串行配置模式AS模式，可以將程序下載到外部EEPROM中。其他各種晶振頻率都應(yīng)在48MHZ的基礎(chǔ)上倍頻或者分頻得到，同時(shí)也是FPGA內(nèi)部負(fù)載對(duì)多的信號(hào)，在PCB布線中應(yīng)該將其獨(dú)立隔開，并且合理分頻時(shí)鐘源。(3)PCB布線原則?一般在PCB布線時(shí)首先要布置的線是電源線和地線，只有電源線和線布通才能保證電路板的電氣性能達(dá)到要求，本電源線設(shè)置線寬為40mil，地線寬度設(shè)置為50mil，信號(hào)線為10mil，由于FPGA芯片管腳封裝為7mil，因此與FPGA相連的信號(hào)線要設(shè)置為7mil。同時(shí)將系統(tǒng)晶振置于時(shí)鐘信號(hào)輸入端。其旨在采集存儲(chǔ)上下錘頭加速度，位移量這兩個(gè)對(duì)擊模鍛錘打擊瞬間的兩個(gè)關(guān)鍵物理量，利用Altium ，包括以下六大部分。圖41 對(duì)擊錘運(yùn)動(dòng)物理模型圖本系統(tǒng)研究分析的模鍛錘屬于打擊瞬間運(yùn)動(dòng)量相等。 加速度波形圖其中時(shí)間t1是為對(duì)擊錘加速運(yùn)動(dòng)打擊坯料前時(shí)間；t2為對(duì)擊錘打擊坯料變形時(shí)間。主要特點(diǎn)[35]： 支持兩種語言混合仿真（VHDL和Verilog）；項(xiàng)目管理進(jìn)程與源代碼模板及助手；本地編譯方式，仿真編譯速度快，多平臺(tái)多版本仿真；集成度高；支持C語言調(diào)試以及C和tcl、tk接口；；系統(tǒng)性描述語言全面支持，SystemVerilog，SystemC，PSL； 本課題為了確定時(shí)序的準(zhǔn)確性和穩(wěn)定行，因此在quartusII界面下編碼，建立testbench測(cè)試文件，建立仿真模型對(duì)系統(tǒng)各個(gè)模塊進(jìn)行modelsim仿真[39]?？梢苑殖刹煌?jí)別的抽象，大致分為門級(jí)、算法級(jí)、RTL級(jí)、系統(tǒng)級(jí)等等。在采集觸發(fā)后，系統(tǒng)進(jìn)行下一步AD采集過程。 串口RXD其中圖5，串口RXD，負(fù)責(zé)下發(fā)指令，讀取sram中的數(shù)據(jù)，分別收指令3，控制三路sram中數(shù)據(jù)的讀出，同時(shí)，收到5，則對(duì)系統(tǒng)進(jìn)行復(fù)位；表1為指令表1 串口下發(fā)指令表串口收指令1串口收指令2串口收指令3串口收指令5加速度a1數(shù)據(jù)讀取加速度a2數(shù)據(jù)讀取位移量S數(shù)據(jù)復(fù)位串口發(fā)送模塊主要完成前期測(cè)試階段的工作和握手命令，本課題設(shè)計(jì)的串口發(fā)送模塊為8位數(shù)據(jù)位，串口波特率為115200，stb為每一幀的使能信號(hào)，在高電平將數(shù)據(jù)打包發(fā)送?？捎行Х乐雇坏刂返牟杉瘏?shù)誤存。 位移編碼器模塊在本設(shè)計(jì)中，設(shè)計(jì)四倍頻邏輯進(jìn)行相位鑒別，四倍頻電路中a和b相異或后，結(jié)果相與，在，如果反轉(zhuǎn)，out_dr輸出高電平，如果正轉(zhuǎn)out_dr輸出低電平，其代碼如下：assign cp_a = (~reg_a)^in_a。(reg_b == in_a)) out_dr = out_dr。同時(shí)對(duì)脈沖進(jìn)行計(jì)數(shù)，其代碼如下：always (posedge cp_ab or negedge reset ) ///// 計(jì)數(shù)器定義 if(!reset) count = 139。 (out_dr == 0)) count = 1239。 usbctrl控制狀態(tài)機(jī)采用 Slave FIFO從機(jī)方式實(shí)現(xiàn) FPGA對(duì) FX2的控制，通過 Verilog HDL編程實(shí)現(xiàn)。5. 5本章總結(jié)本章內(nèi)容詳細(xì)介紹了硬件編程語言以及相對(duì)應(yīng)的編程環(huán)境，對(duì)每一個(gè)模塊進(jìn)行正確編譯并利用modelsim模擬實(shí)際工作過程，編寫testbench激勵(lì)文件，進(jìn)行時(shí)序仿真，得到相應(yīng)的仿真波形，且對(duì)每個(gè)時(shí)序進(jìn)行嚴(yán)謹(jǐn)?shù)姆治?。，本系統(tǒng)使用的FPGA芯片共有240個(gè)引腳，非常密集，往往會(huì)出現(xiàn)黏連現(xiàn)象。 AS模式下載配置界面上位機(jī)控制界面采用VC++編軟件，將USB控制與串口命令控制集成在一個(gè)界面上，在檢測(cè)之前安裝USB芯片對(duì)應(yīng)的USB驅(qū)動(dòng)，安裝完畢后，打開該設(shè)計(jì)界面，首先檢測(cè)USB設(shè)備是否掛載，掛載成功后打開USB設(shè)備，因此，需要確定端口類型，在usb設(shè)備準(zhǔn)備就緒后，串口下發(fā)命令asicII碼6，繼電器吸合，等待觸發(fā)（a） 啟動(dòng)采集界面串口下發(fā)命令1，采集開始，如圖6.:4（b）可以看到界面上，數(shù)據(jù)上傳到上位機(jī)。7 總結(jié)與展望隨著現(xiàn)代社會(huì)的高速發(fā)展，對(duì)工業(yè)管理技術(shù)提出了越來越高的要求。（4）分析了對(duì)擊錘打擊過程中力能轉(zhuǎn)化中各個(gè)參數(shù)的物理量關(guān)系，并分析出最大打擊力與最大打擊能量的公式，為后續(xù)工作做好前期準(zhǔn)備。（2）由于對(duì)擊錘打擊瞬間會(huì)產(chǎn)生巨大的能量，需要提取這一瞬間對(duì)擊錘工作系統(tǒng)的兩個(gè)重要關(guān)鍵參數(shù)加速度和位移量，因此，設(shè)計(jì)了一款基于FPGA參數(shù)數(shù)據(jù)采集存儲(chǔ)硬件系統(tǒng)，采集提取打擊過程中五百毫秒內(nèi)的系統(tǒng)的關(guān)鍵參數(shù)，以便后續(xù)進(jìn)行對(duì)擊錘打擊力能進(jìn)行分析。結(jié)合第四章的公式計(jì)算打擊力、最大打擊能量： （） （） 參數(shù)分析不同工件最大加速度a（g）位移量H（mm）最大打擊力P(N)最大打擊能量E（KJ）124364115552023246522073603480644307200 57247716414934405594648382080693464459776076196413961605448944641604160527，對(duì)于8組工件進(jìn)行測(cè)試，在工件、模具質(zhì)量不同情況下，加速度、位移測(cè)量值存在著差異，,與設(shè)備理論最大打擊能量630KJ存在一定的誤差，由于不同的工件對(duì)應(yīng)不同的模具，因此在位移量上存在的差異，這樣通過比對(duì)大量數(shù)據(jù)，對(duì)不同工件，提供不同的打擊能量，這樣可以有效提高對(duì)擊模鍛錘的使用效率。 硬件實(shí)物圖在硬件檢查完畢后，安裝各插件，將硬件系統(tǒng)搭建完成。SRAM存儲(chǔ)電路檢查地址線與數(shù)據(jù)線時(shí)候有短路現(xiàn)象，如果短路，會(huì)使得到的數(shù)據(jù)完全錯(cuò)誤，因此，檢查短路現(xiàn)象是十分必要的，USB芯片檢查是出現(xiàn)虛焊漏焊的引腳，在完成上電前的檢查后，確認(rèn)電路板沒有任何疏漏錯(cuò)誤后進(jìn)行下一步上電檢測(cè)。同時(shí)FLAGD=0，即FIFO讀空標(biāo)志位為假，將雙向FD數(shù)據(jù)總線掛載在輸出狀態(tài)，同時(shí)SLOE=1，SLRD=1。 end always (posedge cp_ab or negedge reset ) if(!reset) out_angle = 139。 (out_dr == 1)) count = 139。b0。always (posedge clk or negedge reset ) ///// 相位鑒定 if(!reset) out_dr = 139。這樣就完成了SRAM的完整狀態(tài)機(jī)，實(shí)現(xiàn)數(shù)據(jù)的讀寫。 SRAM頂層模塊圖由于本模塊所需狀態(tài)機(jī)狀態(tài)較多，因此采用格雷碼進(jìn)行編碼，其主要狀態(tài)主要分為以下九個(gè)過程，在觸發(fā)完畢后，系統(tǒng)進(jìn)入到SRAM模塊的狀態(tài)機(jī)中，首先，第一路使能，進(jìn)入其S0狀態(tài)，將SRAM1片選置低[53]，同