【正文】 方便地集成到處理器中。 256 條定制指令和數(shù)量不限的硬件加速器 Nios II /f 內核具有以下一些關鍵功能特性： FPGA 芯片中包含一個可由設計者定制的 Nios ‖軟核處理器，實現(xiàn) MPC 算法的 C 語言程序代碼運行在此處理器中。 30 圖 A/D 轉換 的 時序仿真波形 D/A 轉換模塊： D/A 轉換是將 FPGA 輸出的數(shù)字量轉換成為模擬量輸出，使其能夠在實際系統(tǒng)中 應用。下面是對該模塊的仿真波形圖： 圖 乘法加法器 的 仿真波形圖 對結果的分析發(fā)現(xiàn)，除了在時鐘變換的地方會出現(xiàn)一些不可預料的結果外，正常的運算結果是滿足設計要求的。 矩陣分解 目前各種 GPC 算法中的控制增量式大多都是如下形式： )())(0,0,1( 1 rmTT YYGIGGΔ u ( t) ??? ??? () 其中 ?????????????? 1112100ggggggnn ?????G () n 為求逆階次， gi 可由預測模型計算出的參數(shù)，得： ?????????????? 1112100ggggggnn ?????nG , ??????????????? 12112100ggggggnn ?????1nG () 令待求逆矩陣為： )( nnTnn IGGP ??? , )( 1111 ???? ?? nnTnn IGGP ? () 24 其中 n 和 n1 分別為對應矩陣的求逆階次，引入行向量： ? ?11 , gggK nnn ??? () 可得： ()則有： TnTnnnTnnnTnnnTnnnnTnnKKPKKIGGIKGKGIGGPn??????????????? ???????????????????????????????????????????????????????0000000000000000)(111111 () 上式則為矩陣的 Pn的分解公式。為了推導出將 來時刻輸出的預測值，使用 Diophantine 方程： )()(1 111 ??? ??? qFqAqE jj （ ） )1( .........)( ????? ???? jjjjjj qeqeeqE （ ） njjjjj qfqffqF ???? ???? . . . . . . . . .)( （ ） 將（ ）式兩側乘以 jj qE? ，得 )()1()( jtEjtuBEjtyAE jj ???????? ? （ ） 由（ ）式可得 21 )()()1()( jtEtyFjtuBEjty jj ???????? ? （ ） 由（ ）和（ ）可以看到，由于 )1( ??? jtuBE j 只與控制有關，而 )(tyFj只與輸出有關，（ ）式中最后一項為將來時刻的白噪聲，因此 t 時刻后 j 步輸出的最小方差預測值為 )()1()( tyFjtuBEtjty jj ?????? （ ） 得到的（ ）式即為廣義預測控制的預測模型。預測控制對模型的要求不 20 同于其他傳統(tǒng)的控制方法，其他的反饋控制器一般都依賴于當前或過去的狀態(tài)信息，而它能夠根據(jù)系統(tǒng)的歷史信息和選定的未來輸入，預測其未來輸出值，因 而可以根據(jù)實際對象的復雜程度，建立適當?shù)念A測模型。 18 圖 SOPC 開 發(fā)流程簡圖 19 第 3 章 廣義預測控制算法 廣義預測控制算法保持了最小方差控制器的在線辨識，模型預測和最小方差控制等特點，吸收了 DMC 和 MAC 中的優(yōu)點，提供了在復雜的環(huán)境下有效地利用過程信息進行優(yōu)化控制的途徑。然后將生成的 SOPC 系統(tǒng)集成到 Quartus II 工程，在 Quartus II 中編譯綜合， 進行布局布線，生成 FPGA 配置文件；最后可以使用編程工具通過下載電纜將配置文件下載到目標板上。 Nios II IDE 是一個基于 Eclipse 架構的集成開發(fā)環(huán)境，它包括一整套開發(fā)工具： GNU 開發(fā)工具，基于 GDB 的調試器，包括軟件仿真和硬件調試；提供用戶一個硬件抽象層 HAL；提供嵌入式操作系統(tǒng) Micro C/OSII 和 LwTCP/IP 協(xié)議棧的支持；提供幫助用戶快速入門的軟件模板；提供 Flash 下載支持（ Flash Programmer 和 Quartus II Programmer）。它是一個革命性的系統(tǒng)級開發(fā)工具，它使得集成組件時花費的時間最少。它描述了主從組件外設間的端口連接關系，以及組件間通信的時序關系。這三種內核使用共同的 32 位的指令集結構（ ISA），并具有百分之一百的二進制代碼兼容性。如果利用軟核嵌 13 入式系統(tǒng)處理器就能有效克服這些不利因素。 SOPC 技術提供了一種有 12 效的解決方案，即用大規(guī)?？删幊唐骷?—— FPGA 來實現(xiàn) SoC（ System On Chip）的功能， SOPC 基于 FPGA 芯片，將處理器、存儲器、 I/O 口等系統(tǒng)設計需要的模塊集成在一起，完成整個系統(tǒng)的主要邏輯功能，具有靈活的設計方式，可裁減、可擴充、可升級，并具備軟硬件可編程的功能。 11 FPGA 特點 在二十幾年的發(fā)展過程中， FPGA 的硬件體系結構和軟件開 發(fā)工具都在不斷的完善，日趨成熟。 圖 Xilinx 公司的 FPGA 結構示意圖 每個單元的基本概念如下 ： 1) 基本可編程邏輯單元 基本可編程邏輯單元是可編程邏輯的主體，可以根據(jù)設計靈活地改變其內部連接與配置，從而完成不同的邏輯功能。 FPGA 結構 目前 FPGA 的生產(chǎn)廠商主要有 Xilinx、 Altera、 Actel、 Lattice、 QuickLogic。 因此，利用 FPGA 實現(xiàn)預測控制器，能滿足 新應用對預測控制器高實時性、微型化、高可靠性和低成本的需要，基于 FPGA 的預測控制器能進一步擴大預測控制的應用領域。 2) 高集成性及控制器微型化： FPGA 芯片采用芯片級封裝（ CSP），其芯片的體積已經(jīng)縮小到 mm 級。然而由于采用 FPGA 芯片實現(xiàn)控制器的所有功能，開發(fā)周期長，開發(fā)的難度大。因此，如何在有限的采樣間隔內快速找到最優(yōu)解，是預測控制算法最困難的環(huán)節(jié)。預測控制已成為在工業(yè)領域中應用的主要先進控制策略，給企業(yè)帶來巨大的效益。 預測控制的發(fā)展和應用 以狀態(tài)空間法為基礎的現(xiàn)代控制理 論自創(chuàng)立以來，已得到了迅速發(fā)展，特別是在航天、航空領域取得了令人矚目的成就，并且對自動控制技術的發(fā)展起到了積極的推動作用。 ” 雖然當前市場上銷售的電腦大多數(shù)內核超過一個，可以同時實施不同任務，但傳統(tǒng)多核處理器只能共用一個存儲源，這降低了運算速度。不過， FPGA 芯片可由用戶安裝到特定電路，它們的功能不是在出廠時 2 就設定好的。由于它采用多步預測，滾動優(yōu)化和反饋校正等控制策略，因而控制效果好，魯棒性強，適用于對不易建立精確數(shù)學模型且比較復雜的工業(yè)生產(chǎn)過程進行控制，因此它一出現(xiàn)就受到國內外工程界和控制界的重視，在現(xiàn)代工業(yè)控制中得到了廣泛的應用。處理器陣列 。 I 基于 FPGA 的預測控制器 設計 摘 要 預測 控制是隨著自適應控制的研究而發(fā)展起來的一種先進的計算機控制算法， FPGA 具有很強的并行運算能力，運行速度快，采用 FPGA 陣列處理器實現(xiàn)預測控制系統(tǒng) ， 能大幅提高預測控制的在線優(yōu)化速度 。FPGA。它的問世，一方面是受到了計算機技術發(fā)展的推動，另一方面也來自復雜工業(yè)控制實 踐向高層優(yōu)化控制提出的挑戰(zhàn)。 研究人員采用了一種名為 “ 現(xiàn)場可編程門陣列 ”( 以下簡稱 “FPGA”) 的芯片，使得微晶片就像都含有數(shù)百萬個晶體管一樣，而晶體管則是任何電路的基本組成部分。 FPGA 芯片的處理能力強大，由于速度更快，能耗相當?shù)?，是我們更為環(huán)保的選擇。 ” 范德堡韋德希望在 20xx 年 3 月應用重構運算國際研討會上詳細介紹他的研究發(fā)現(xiàn)。 正是由于預測控制具有上述的特點及優(yōu)勢，使其特別適用于控制無法建立精確數(shù)字模型的復雜的現(xiàn)代工業(yè)生產(chǎn)過程，所以它一出現(xiàn)就受到國內外工程界的重視，并在復雜工業(yè)過程中得到成功應用，顯示出強大的生命力，它的應用領域也已擴展到諸如化工 、石油、電力、冶金、機械、國防、輕工等各工業(yè)部門。由于預測控制的優(yōu)化過程是在有限的采樣時間間隔內反復在線計算求解 5 優(yōu)化問題，這就需要準確快速的優(yōu)化算法，在每個時間間隔內快速準確地求出最優(yōu)解。這種方法的優(yōu)點是系統(tǒng)結構比較簡單，運算速度快，實時性高。因此，采用 FPGA 芯片實 現(xiàn) MPC 算法，就能使其在線求解速度得到提高，提高其控制器的實時性。此外，隨著半導體技術的發(fā)展， FPGA 的功耗不斷降低，非常適合于要求低功耗設備的場合。FPGA 在通信、數(shù)據(jù)處理、儀器、工業(yè)控制、軍事和航空航天等眾多領域得到了廣泛應用；隨著功耗和成本的進一步降低， FPGA 還將進入更多的應用領域。圖 為 Xilinx 公司的 FPGA 結構示意圖。 FPGA 內部嵌入 CPU 或 DSP 等處理器，使 FPGA 在一定程度上具備了實現(xiàn)軟硬件聯(lián)合系統(tǒng)的能力， FPGA 正逐步成為 SOPC（ System On Programmable Chip）的高效設計平臺。 SOPC 技術 可編程片上系統(tǒng)（ System On Programmable Chip， SOPC）是一種特殊的嵌入式系統(tǒng)，是由美國 Altera 公司于 20xx 年最早提出的。在第一種實現(xiàn)方案中，由于硬核是預先植入的，其結構不能改變，功能也相對固定，無法裁減硬件資源，而且此類硬核多來自第三方公司，其知識產(chǎn)權費用導致成本地增加。 Nios II 處理器系列包括了三種核心 —— 快速型（ Nios II/f）、經(jīng)濟型（ Nios II/e）和標準型（ Nios II/s）內核 —— 每種都針對不同的性能范圍和成本而優(yōu)化。 Avalon 總線是一種相對簡單的總線結構，主要用于連接片內處理器與外設，以構成可編程片上系統(tǒng)。 SOPC Builder 是 SOPC 系統(tǒng)的主要開發(fā)工具。在 SOPC Builder 和 Nios II IDE 自動生成的仿真環(huán)境中，能夠十分方便地對 Nios II 處理器系統(tǒng)進行仿真。 硬件系統(tǒng)設計首先從 SOPC Builder 中選取滿足需求的 Nios II 處理器核、存儲器以及各其他外圍器件，并定制和配置它們的功能；分配外設地址及中斷號，設定復位地址；設計者也可以添加自身定制指令邏輯和自己設計的 IP 模塊到 Nios II 內核以提升處理器性能。 SOPC 開發(fā)流程簡圖流程如圖 所示。預測控制對模型結構沒有嚴格的要求，在信息的基礎上根據(jù)功能要求按照最方便的途徑建立模型。這里介紹 GPC 的原來，設 1)( 1 ??qC 。從而推得求逆矩陣的遞推算法。并且設置有 EN 和 CLRN 輸入端，可以對各模塊清零和控制。 圖 A/D 轉換 的模塊 這是時序仿真波形，經(jīng)過驗證該模塊的程序能夠實現(xiàn)預想功能。實現(xiàn)整個 MPC算法的 C/C++程序運行在 Nios ‖處理器中。 34 Nios II/f 內核性能超過了 300 MIPS（ Dhrystones 基準測試），它非常適合性能關鍵的應用，以及代碼或者數(shù)據(jù)量較大的應用，例如運行全功能操作系統(tǒng)等。 硬件除法選項 本系統(tǒng)選擇二級調試功能大約需要使用 800900 個邏輯單元， 2 個 M4K 片內存儲器，支持 JTAG 連接，軟件下載和軟件斷點調試、硬件斷點調試和數(shù)據(jù)觸發(fā)五種功能。 timer IP 核 Timer IP 核可以完成定時和計數(shù)功能，在 Nios II 系統(tǒng)中，用戶可以根據(jù)需要添加配置多個 Timer。 UART 核實現(xiàn)了 RS232 協(xié)議，可以改變其波特率、奇偶校驗位、停止位、傳輸?shù)臄?shù)據(jù)位以及其他可選的 RTSCTS 流控制信號等。 SPI IP 核的配置主要包括主 /從設置、數(shù)據(jù)寄存器設置和時序設置，比較簡單。本系統(tǒng) SDRAM