【正文】 uiting Director: Zhao Nianshun (School of Mechanical and Electrical Engineering, Huangshan Univercity,China,245041) Abstract： The scoreboard on the market are mostly based on the manufacturing of microputer technology, its main device is a single chip, and the encoder and decoder which is generated by the internal microcontroller software. In practical applications, due to various factors may lead to unknown program appears unstable phenomenon, which leads to the reliability of the system at any time under serious threat. The scoring device based on EDA, the system is pletely posed of FPGA, system requirements to achieve all functions provided by the FPGA internal hardware, which greatly improves the stability and reliability of the system. The most important feature of FPGA is that it has a field programmable function, so if you need to modify the design, do not have to redesign the system, only need to change the control and interface circuit inside the chip, then download the updated design program to FPGA you can use EDA software, without changing the external circuit design. This paper describes the method of bining FPGA chip design a simple two digit scoreboard in the MAX+Plus II development environment using EDA technology. The scoreboard features: plus, minus, and zero promptsthe. The program is downloaded to the FPGA chip verification, fully meet the requirements of this design. As you can see, the FPGA chip and the VHDL hardware description language bination not only simplifies the circuit design, reduce the difficulty of programming, but also greatly shorten the product development cycle, improve the petitiveness of products. Key Words： EDA Technology； The scoreboard； FPGA； VHDL； MAX+Plus II 3 1 引言 研究背景 20 世紀(jì) 60 年代中期，電子設(shè)計(jì)自動(dòng)化（ Electronic Design Automation，縮寫：EDA）技術(shù)從 計(jì)算機(jī)輔助設(shè)計(jì) （ CAD）、 計(jì)算機(jī)輔助制造 （ CAM）、 計(jì)算機(jī)輔助測(cè)試 （ CAT）和 計(jì)算機(jī)輔助工程 （ CAE）的概念發(fā)展而來(lái) [1]。在實(shí)際應(yīng)用中，由于程序可能不穩(wěn)定，從而影響系統(tǒng)的可靠性。 （ 4）硬件多種描述語(yǔ)言（ HDL） 支持各種 HDL 設(shè)計(jì)輸入選項(xiàng)，包括 VHDL、 Verilog HDL 以及 Altera 公司自己的硬件描述語(yǔ)言 AHDL。至于別的方面二者的功能都不分伯仲，談不上孰優(yōu)孰劣。第一節(jié)闡述了分頻器的原理應(yīng)用以及軟件的實(shí)現(xiàn)；第二節(jié)描述了去抖模塊的原理以及用 VHDL 語(yǔ)言如何去實(shí)現(xiàn)；第三節(jié)介紹了數(shù)碼管的顯示原理應(yīng)用范圍以及使用軟件的方法來(lái)驅(qū)動(dòng)數(shù)碼管顯示我們需要顯示的內(nèi)容。 use 。 entity fenpin is generic(n:integer:=1 )。在本段程序中，修改 n的值即可改變分頻器的分頻數(shù) [8]。 then leijia=(others=39。)then 8 if(leijia=n1) then leijia=(others=39。 end process。程序編寫完成后就可以編譯程序 [9]。選中輸入信號(hào) clkin 設(shè)置其時(shí)序圖，點(diǎn)擊圖 310中被圈出的那個(gè)圖標(biāo)，出現(xiàn)時(shí)序設(shè)置窗口，設(shè)置完成后單擊 OK[10]。 按鍵去抖模塊的設(shè)計(jì) （ 1） 原理 我們經(jīng)常用到的按鍵大都是利用“彈性形變”的原理制作的開關(guān)，當(dāng)按下或釋放按鈕時(shí)，由于機(jī)械 觸點(diǎn)發(fā)生的是彈性形變，它總是阻止觸點(diǎn)的形態(tài)產(chǎn)生變化，從而產(chǎn)生一定的抖動(dòng)，這個(gè)短暫的抖動(dòng)使得按鈕在吸合時(shí)不會(huì)瞬時(shí)穩(wěn)定地連接，在斷開時(shí)同樣不會(huì)瞬間地分離，如圖 313 所示。本課題使用的是軟件消抖，即使用 VHDL 語(yǔ)言編寫去抖程序，基本原理如下：事先規(guī)定，按鍵未按下時(shí)為高電平 1，按鍵按下時(shí)為低電平 0。event and clk_200hz=39。 end if。變量 count 對(duì)脈 沖進(jìn)行計(jì)數(shù)。而第三次按下表示按鍵時(shí)長(zhǎng)時(shí)間按下，在這里，程序設(shè)置的是只做一次按鍵處理，即在 anjian_in 長(zhǎng)時(shí)間處 于低電平時(shí)， anjian_out始終是低電平，不會(huì)發(fā)生電平跳變。本設(shè)計(jì)中選用的是共陰 8 段 數(shù)碼管， BCD 顯示字符真值表見表 31，根據(jù)真值表就可讓數(shù)碼管顯示 09十個(gè)數(shù)字。 when 7 = led1=B1110000。 when 2 = led0=B1101101。 when others = led0=B0000000。 17 圖 41 系統(tǒng)綜合模塊圖 頂層程序設(shè)計(jì)及調(diào)試 首先，新建一個(gè)文本編輯文件，步驟參照?qǐng)D 到圖 ，然后在其中編寫頂層程序，如圖 所示。 18 ponent fenpin is 分頻元件定義 generic(n:integer:=1)。 元件定義完成以后，接著就是 在程序中調(diào)用元件。第二種是名字關(guān)聯(lián)方式：確定連接情況后，把元件中的端口名寫在前面，通過連接符號(hào)“ =”和外接的端口或信號(hào)名連在一起 [17]。細(xì)節(jié)圖如圖 所示。如圖 是原程序（右）與修改后程序（左）相互對(duì)比圖。在全球市場(chǎng)中，對(duì) FPGA 的技術(shù)與市場(chǎng)仍然擁有絕對(duì)壟斷地位的公司有兩家，他們分別是 Xilinx 和 Altera。 23 參考文獻(xiàn) [1] David VHDL handbook[J].Kluwer Academic Pubishers,20xx(15):1150. [2] 齊洪喜 .陸穎 .VHDL 電路設(shè)計(jì)實(shí)用教程 [M].清華大學(xué)出版社， 第三版 [3] 江國(guó)強(qiáng) .EDA 技術(shù)與實(shí)用（第三版） [M].北京：電子工業(yè)出版社， 20xx [4] 閻石 .數(shù)字電子技術(shù)基礎(chǔ) [M].北京高等教育出版社， 20xx [5] 張麗華 .EDA 技術(shù)及應(yīng)用 [M].北京：機(jī)械工業(yè)出版社， 20xx [6] 梁勇 ，王留奎 .EDA 技術(shù)教程 [M].北京：人民郵電出版社， 20xx [7] 夏宇聞 .Verilog 數(shù)字系統(tǒng)設(shè)計(jì)教程 [M].北京 :北京航空航天大學(xué)出版社 ,20xx. [8] 王誠(chéng) ,吳繼華 ,范麗珍 ,等 .Altera FPGA/CPLD 設(shè)計(jì) (基礎(chǔ)篇 )[M].北京 :人民郵電出版社 ,20xx. [9] 王宏斌 ,王紫婷 ,王媛斌 .基于 FPGA 的液晶顯示控制器的設(shè)計(jì) [J].蘭州交通大學(xué)學(xué)報(bào)， 20xx，29(34):5355. [10} 佘景希 ,邵波 ,伍玉 .多功能計(jì)數(shù)器的設(shè)計(jì) [J].電子設(shè)計(jì)工程 , 20xx,17(5):1823. [11] 張志明 , 李 蓉 艷 , 王磊 . 等 精 度 頻 率 信 號(hào) 采 集 測(cè) 試 系 統(tǒng) [J]. 儀 器 儀 表 學(xué)報(bào) ,20xx,23(3):159160. [12] 唐庭龍、陸酉：《基于 FPGA 的籃球計(jì)時(shí)計(jì)分器的設(shè)計(jì)與實(shí)現(xiàn)》，《三峽大學(xué)學(xué)報(bào)》（自然科學(xué)版） [J]， 20xx,26(33):6780. [13] 黃毅、朱為等：《基于 FPGA 的 LED 顯示屏異步控制系統(tǒng)設(shè)計(jì)》，《電子器件》 [J]，20xx,3 (24):198200。在完成這篇論文的過程中，趙老師一遍又一遍的指導(dǎo)我如何設(shè)計(jì)并修改論文，并且就其中出現(xiàn)的問題提供了了詳細(xì)的糾正方案。減分按鍵 jiafenoutq:out std_logic。蜂鳴 器的脈沖信號(hào)輸出 guancha_200hz:out std_logic觀察按鍵去抖檢測(cè)脈沖輸出 )。 port(clkin1:in std_logic。 signal qingling_out:std_logic。 qingling0:qudou port map 去抖元件例化語(yǔ)句 1，清零按鍵去抖 (anjian_in=qingling, anjian_out=qingling_out, clkin=clkin, res=res )。 begin hebing:=jiafen_out amp。039。 else jishu_shi:=jishu_shi+1。 else jishu_ge:=jishu_ge1。 elsif hebing=11 then add:=0。 end process。 when 7 = led1=B1110000。 when 2 = led0=B1101101。 when others = led0=B0000000。 entity qudou is port(anjian_in:in std_logic。 res:in std_logic )。139。 end if。 end if。 entity fenpin is generic(n:integer:=1 )。039。039。 else leijia=leij