【正文】 .............................................. 17 測試方法 ............................................................................................... 17 系統(tǒng)測試結(jié)果 ........................................................................................ 17 誤差分析 .......................................................................................................... 18 結(jié)束語 ........................................................................................................................... 19 參考文獻 ........................................................................................................................ 19 致 謝 ........................................................................................................................... 20 附錄 ............................................................................................................................... 21 第 1 頁 共 30 頁 第一章 前言 基于 DDS 三相正弦波設(shè)計目的及意義 在自動控制系統(tǒng)和測量領(lǐng)域中，三相正弦信號發(fā)生器是一種應(yīng)用非常廣泛的信號源。 嵌入的 8051單片機 軟核負責(zé)界面顯示、鍵盤掃描和頻率與相位控制字的串行輸出。 系統(tǒng)可輸出三相正弦波和調(diào)制信號波。例如程控式電能表校驗裝置，其基本測量原理是：由功率源產(chǎn)生每個校驗點信號，標準表與被校表同時 對每個校驗點信號進行電能測量，由標準表計算來得到被校表的誤差值。 目前使用最廣泛的 一種 DDS方式是利用高速存儲器作查找表，然后通過高速DAC輸出已經(jīng)用數(shù)字形式存入的 波形幅值 。；頻率精度達到 %，兩相間的相位差精度達到 1176。 第 3 頁 共 30 頁 第二章 系統(tǒng)設(shè)計 為了實現(xiàn)上述設(shè)計要求，設(shè)計了圖 2 所示的系統(tǒng)結(jié)構(gòu)框圖。 DDS 技術(shù)是一種從相位概念出發(fā)把一系列數(shù)字形式的信號通過 DAC 轉(zhuǎn)換成模擬形式的信號的合成技術(shù)。同時由于相位累加器字長的限制，相位累加器累加到一定數(shù)值后，其輸出將會溢出 ,產(chǎn)生的波形存儲器的地址數(shù)值就會循環(huán)一次，意味著輸出的波形完成了一個周期。02( ) c o s ( ( ) )r k iU jT U flo o rPZ? ?? ? ?? 載波信號為 0( ) c os( 2 / )C r c M cU iT U ik P?? ，其中調(diào)制波頻率控制字0rhfPk f??? ，載波頻率控制字 0ccrfPk f? 。為了使頻率可實現(xiàn) 1Hz的步進，即頻率最小分辨率可達 1Hz， min 1f ? 。 第 8 頁 共 30 頁 頻率控制字（ FSW）位數(shù) 合成波最高頻率 0f 的確定 根據(jù) Nyquist采樣定理，每周期最少有兩個采樣點，便可以還原出數(shù)字信號的波形，所以最高輸出頻率為 2 sf 。 /2n 兩相正弦波相位之差是靠鍵盤預(yù)置和步進的方法來實現(xiàn)的，移相最大精度與 第 9 頁 共 30 頁 波形表地址精度有關(guān)。這樣步進可以精確到 1176。本設(shè)計中使用的 4*4 鍵盤就必須用到雙向口。設(shè)置的 ROM 容量是 4K 字節(jié)，對于一般的應(yīng)用足夠了。圖 9 是 8051 單片機的下載界面。 獲取正弦波形數(shù)據(jù)的方法有好幾種，這里我將介紹一種用 Excel 來生成波形數(shù)據(jù)的方法。添加語法文本可輸入“ =A1”、“ =amp。 調(diào)頻信號產(chǎn)生模塊 設(shè)計 附錄 4 給出了 DDS 調(diào)頻信號發(fā)生器核心單元的 FPGA 電路設(shè)計圖。硬件電路結(jié)構(gòu)框圖在第二章圖 2 中已經(jīng)給出，從圖中可知硬件電路是由 D/A 轉(zhuǎn)換電路、低通濾波電路、波形移位電路和電壓放大電路等四個模塊組成。其電路圖原理如圖 14 所示。因此要想使輸出的電壓峰峰值在 10k的電阻上不小于 20V，就要加一電壓放大電路。 圖 16 主程序流程圖 第 17 頁 共 30 頁 初始化后 lcd12864會顯示“歡迎使用”字樣，輸出波形頻率和兩相相位差分別為 2KHz和 0度。相位最大允許輸入 3 位，輸入完畢后必須按下“確定”鍵輸出波形才會改變。輸出的頻率 0f 的誤差為 FSW 。綜合測試表明，本系統(tǒng)滿足賽題所有的要求。 老師 淵博的專業(yè)知識，嚴謹?shù)闹螌W(xué)態(tài)度，精益求精的工作作風(fēng)，誨人不倦的高尚師德，嚴以律己、寬以待人的崇高風(fēng)范，樸實無華、平易近人的人格魅力對我影響深遠。 sbit P_cx_data=P2^3。 void P_chuan_chu(uint PHASE)。F_chuan_chu(2021)。 } } } void FSW_mode() { uchar temp2=0,i,flag。 while(1) { temp2=KeyScan()。 case 1:Lcd_WriteData(F_dispbuf[1]+0x30)。 } i++。break。break。 display_pl()。F_DATA10000) F_DATA=10。i5。i3) { P_dispbuf[i]=temp3。break。DisplayString(2,0,歡迎使用 ! )。clear_lcd(1)。 } else if(temp3==15)//自減 { flag=0。 Lcd_WriteCmd(0x98+3)。DisplayString(0,2,頻率 : )。Lcd_WriteData(F_DATA%100/10+0x30)。Lcd_WriteData(39。)。H39。 Lcd_WriteData(F_DATA%100/10+0x30)。 } else if(F_DATA100) { Lcd_WriteData(F_DATA/10+0x30)。 } } void F_chuan_chu(uint FSW)// 頻率 { uchar i。 F_CLK=1。i8。//Delay(2)。 ARCHITECTURE behav OF ADDER28B IS BEGIN S= A + B 。 ARCHITECTURE behav OF reg1to16 IS SIGNAL Q:STD_LOGIC_VECTOR(15 DOWNTO 0)。 END IF。) THEN NULL。 END PROCESS P2。 P2:PROCESS(EN)使能信號 BEGIN IF (EN =39。 BEGIN P1: PROCESS(CLK) BEGIN IF CLK39。 串轉(zhuǎn)并模塊 LIBRARY IEEE。 USE 。0x80)。 } F_EN=1。 for(i=0。Lcd_WriteData(39。Lcd_WriteData(39。Lcd_WriteData(39。 Lcd_WriteData(F_DATA%100/10+0x30)。)。 Lcd_WriteData(39。//確定數(shù)據(jù)顯示的坐標 if(F_DATA=10000) { Lcd_WriteData(F_DATA/10000+0x30)。Lcd_WriteData(P_DATA%100/10+0x30)。display_phase()。break。 }//退出鍵 else if(temp3==11) { if(flag==1) {flag=0。 } //if(temp==10) { for(i=0。 switch(i) { case 0:Lcd_WriteCmd(0x90)。i=0。 display_pl()。F_chuan_chu(temp)。flag=0。 F_DATA=F_dispbuf[0]*10000+F_dispbuf[1]*1000+F_dispbuf[2]*100+F_dispbuf[3]*10+F_dispbuf[4]。i5。 case 2:Lcd_WriteData(F_dispbuf[2]+0x30)。amp。 for(i=0。 if(temp1==12) //頻率控制字 { flag=1。 void display_phase()。 uint P_DATA。 四年的讀書生活在這個季節(jié)即將劃上一個句號，而于我的人生卻只是一個逗號，我將面對又一次征程的開始。 參考文獻 [1] 基于數(shù)字波形合成的三相正弦信號源設(shè)計與理論研究 [D]， 論文編碼 189784，23； [2] 戴 檸 .陳一饒 . DDS 信號源的研制 [J]. 儀器儀表學(xué)報 .1996,17(1):2428； [3] 基于 FPGA 的雙路可移相任意波形發(fā)生器 [J]，李航、曲永志、雷霆，武漢理工大學(xué)自動化學(xué)院， 25； [4] 基于 FPGA 的 DDS 調(diào)頻信號的研究與實現(xiàn) [J]，石偉，宋躍，李琳，湖南科技大學(xué)，中圖分類號： TP274； TM935， 34； [5] 8051 中文資料 [Z]，杭州康芯電子有限公司； [6] EDA/SOPC 技術(shù)實驗講義 [Z]，杭州康芯電子有限公司， 1214； [7] 全國大學(xué)生電 子設(shè)計競賽試題精選 [M]，陳永真 等編著，電子工業(yè)出版社； 第 20 頁 共 30 頁 致 謝 歲月如歌，光陰似箭，回首求學(xué)歷程，對那些引導(dǎo)我、幫助我、激勵我的人，我心中充滿了感激。輸出的相位φ的誤差為 PSW 176。 系統(tǒng)測試結(jié)果 表 2 第一路波形 頻率測試 第一路波形輸出 測量 次數(shù) 設(shè)置頻率 （ Hz） 實際輸出 頻率（ Hz） 誤差（ %） 輸出端接 10k 電阻時波形峰峰值（ V） 1 10 2 2 100 3 4 20K 5 30K 6 35K 表 3 第二路波形 頻率測試 第 18 頁 共 30 頁 第二路波形輸出 測量 次數(shù) 設(shè)置頻率 （ Hz） 實際輸出 頻率（ Hz） 誤差（ %） 輸出端接 10k 電阻時波形峰 峰值（ V） 1 10 3 2 100 3 4 20K 15 5 30K 6 35K 表 4 第三路波形 頻率測試 第三路波形輸出 測量 次數(shù) 設(shè)置頻率 （ Hz） 實際輸出 頻率（ Hz） 誤差（ %） 輸出端接 10k 電阻時波形峰峰值（ V） 1 10 1 2 100 0 3 4 20K 15 5 30K 6 35K 從以上三個表格可知，系統(tǒng)能夠輸出的頻率可達到 35KHz，輸出端接 10k電阻時波形峰峰值可達 ，頻率誤差都在 %左右。在完成