【正文】 end else if (H = = 1041) / /當計數(shù)器 計數(shù)值為 1041 時 ,計數(shù)器清 0,準備進行新一次的計數(shù) H = 0。 問題： 10 總程序： 波特率發(fā)生器模塊實現(xiàn)的源代碼 。 NSend寄存器中存放的是發(fā)送時待發(fā)送的數(shù)據(jù) ,數(shù)據(jù)的值為 00110110,即“ 6”的 ASCII碼 ,QSend為發(fā)送輸出信號 ,可以看發(fā)送出去的串行數(shù)據(jù)依次為 00110110001,其中已經(jīng)包含了起始位 0，校驗位 0和停止位 1。 圖 11 準備發(fā)送的數(shù)據(jù)由高位到低位依次為 00110110,QSend為數(shù)據(jù)發(fā)送端 ,可以看到發(fā)送的串行位序列為00110110001,符合 UART幀格式的要求 。 tt = N Send [ iSend ]。 startB it = 0。 //復(fù)位信號 output QSend。即當 UART發(fā)送模塊被復(fù)位信號復(fù)位以后 ,發(fā)送模塊將立刻進入準備發(fā)送狀態(tài) ,在該狀態(tài)下讀 8位并行數(shù)據(jù)到寄存器 [7:0] NSend中 ,之后輸出邏輯 0作為起始位 ,從起始位的下一位開始對 UART串行通訊所要求的波特率時鐘 DIV_CLK的上升沿計數(shù) ,每計一次數(shù)從寄存器 [7:0] NSend中按照由低位到高位的順序取出一位數(shù)據(jù)送到 TxD 端 ,當計數(shù)為 8時 ,也就是確保 發(fā)送了所有的數(shù)據(jù)位 ,同時也將 8位并行數(shù)據(jù)轉(zhuǎn)換為 8位串行數(shù)據(jù)。 //接收一位數(shù)據(jù) ,則計數(shù)器加 1 end else //如果接收到的數(shù)據(jù)位大于 8位 ,則停止接收數(shù)據(jù) k = 0。 a = 1。 input CLK_10MHz, N , reset。 end end assign DIV_CLK = num。 //計數(shù)器 H,用來記錄輸入時鐘信號的跳變數(shù) reg num。 波特率發(fā)生器實際上就是分頻器，可以根據(jù)給定的系統(tǒng)時鐘頻率 (晶振時鐘 ) 和要求的波特率算出波特率分頻因子 ,把算出的波特率分頻因子作為分頻器的分頻系數(shù)。停止位在最后 ,用以標識數(shù)據(jù)傳送的結(jié)束 ,它對應(yīng)于邏輯 1狀態(tài) 。 UART的核心功能集成到 FPGA/CPLD內(nèi)部，就可以實現(xiàn)緊湊、穩(wěn)定且可靠的 UART 數(shù)據(jù)傳輸。 我們采用狀態(tài)機的方式來實現(xiàn)串口通訊功能，用一個接收狀態(tài)寄存器 state_rec 來表示當前狀態(tài)。 UART 核主要包括 3 個部分 :波特率發(fā)生器、數(shù)據(jù)發(fā)送部分和數(shù)據(jù)接收部分。 在不使用傳輸控制信號的情況下 ,用 3根線就可以傳輸了， 9芯的是 2收 3發(fā) 5地， 25 芯的是 2發(fā) 3收7 地。 1 第一章 設(shè)計要求 一、設(shè)計一個全雙工 UART 電路，具體要求如下： 1） 支持數(shù)據(jù)格式：起始位（ 1bit）＋數(shù)據(jù)（ 8bit）＋奇偶校驗位（ 1bit）＋終止位（ 1bit） 2） 奇 /偶校驗可配置 3） 可配置支持 115200 以下的常見波特率 4） 支持 115200 以下的波特率自適應(yīng)，自適應(yīng)過程如下： a. 復(fù)位后， UART 首先接收輸入，不斷自動調(diào)整波特率，直到以一定波特率正確連續(xù)接收到 3 個 bytes 的0x55 b. 接著 UART 以此波特率連續(xù)發(fā)送 3個 bytes 0xaa c. 之后兩端以此波特率進行通信 d. 波特率自適應(yīng)只在電路復(fù)位后進行一次，如欲再次自適 應(yīng)波特率應(yīng)對電路再次復(fù)位 e. 波特率自適應(yīng)過程中不能對 UART 的波特率作任何設(shè)置，自適應(yīng)完成后可以對波特率作設(shè)置 5） 自動計算校驗位用于發(fā)送數(shù)據(jù)；對接收到的校驗位和數(shù)據(jù)進行校驗，發(fā)現(xiàn)錯誤應(yīng)設(shè)置錯誤標志，并丟棄數(shù)據(jù) 6） 對接收不正常數(shù)據(jù)（如無終止位、無校驗位、數(shù)據(jù)位數(shù)不正確等）應(yīng)能自動識別并設(shè)置錯誤標志、丟棄 二、設(shè)計工具： 1）所有電路采用 VerilogHDL 或原理圖方法進行設(shè)計 2）在 QuartusII 下進行設(shè)計 3）綜合和仿真可以采用其他工具，如綜合可以采用 Synplify，仿真可以采用 ModelSim 4）目標器 件采用與實驗箱相同的器件 第二章 相關(guān)理論與技術(shù) UART 相關(guān)內(nèi)容簡介 復(fù)雜可編程邏輯器件 FPGA 簡介 FPGA（ Field－ Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在 PAL、 GAL、 CPLD 等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。兩設(shè)備用 RS232 相連的時候為收 —— 發(fā)，發(fā) —— 收 ，地 —— 地。 I/O 地址譯碼器和 UART 核使用硬件描述語言 VHDL 來編寫實現(xiàn)?？臻e時state_rec=0,此時不斷監(jiān) 測接收端口的電平，如果低電平連續(xù)保持兩個時隙，則轉(zhuǎn)向接受數(shù)據(jù)狀態(tài)，state_rec 的值從 18跳轉(zhuǎn)，接受 8bit 數(shù)據(jù)。 基本的 UART通信只需要兩條信號線 ( RxD ,TxD）就可以完成數(shù)據(jù)的全雙工通信任務(wù)。 UART的幀格式包括起始位（ start bit，低電平、 5～ 8位數(shù)據(jù)位 (data bits)、校驗位 ( parity bit,可選 )和停止位 ( stopbit,位數(shù)可為 1. 2 位 )。假設(shè)系統(tǒng)的時 鐘頻率為 10MHz,而要求的波特率為 9600bp s, 因 此要設(shè)計分頻模塊 , 把 10MHz的時鐘脈沖變?yōu)?9600Hz的時鐘脈沖。 //寄存器 num ,用來存放將要輸出的電平信號 4 output DIV_CLK。 endmodule 。 //輸入信號 :時鐘信號 CLK_10MHz, 輸入的串行信號 N ,復(fù)位信號 reset output [ 7: 0 ] Q。 end if ( N = = 0 amp。 end end assign Q = P。根據(jù) 8位數(shù)據(jù)位中邏輯 1的個數(shù)確定校驗位 ,然后輸出校驗位 ,最后輸出邏輯 1作為停止位。 //輸出的串行信號 reg ack。 end else begin if (ack = = 1) //如果模塊初始化完畢 ,則準備發(fā)送數(shù)據(jù) begin if (startB it = = 0) //如果沒有發(fā)送起始位 ,則發(fā)送起始位 begin tt = 0。 iSend = iSend + 1。 3. 4 UART各子模塊的整合 1. 各子模塊的整合原理 。 實驗結(jié)果： 引腳鎖定： 8 用 quartusп 仿真波形如下： 圖 11 接收模塊的時序仿真圖 圖 12 接收模塊各狀態(tài)時序仿真圖 當發(fā)送 aabbcc時接收到 aabbcc,對應(yīng)的開發(fā)板上的 8個 LED燈只有 4個亮（ 101010）。 Module CNT (CLK， DIV_CLK, reset)。 else begin if (H 521) //當計數(shù)器的值小于 521時 ,輸出為低電平 num = 0。 //輸出的并行信號 reg [ 7: 0 ] P。amp。 Endmodule 3. 發(fā)送模塊實現(xiàn)的源代碼 。 //計數(shù)器 iSend,用來記錄已經(jīng)發(fā)送的數(shù)據(jù)位的數(shù)目 reg tt。 check = 0。 end else tt = 1。 每學(xué)年第二學(xué)期 第 8周 第三階段（評審答辯階段） （六） 指導(dǎo)教師評定畢業(yè)論文 答辯前一周，學(xué)生將畢業(yè)論文交指導(dǎo)教師，指導(dǎo)教師需認真審閱，寫出評語和評分。 2. 目錄 目錄由畢業(yè)論文（設(shè)計）各部分內(nèi)容的順序號、名稱和頁碼組成， 目次中的內(nèi)容一般列出二級標題即可 。摘要應(yīng)具有獨立性和自含性，即不閱讀全文 ，就能獲得畢業(yè)論文（設(shè)計）必要的信息， 使 讀者確定有無必要閱讀全文。中文摘要字數(shù)約為200~300 字，外文摘要約為 200~300個 實 詞。 畢業(yè)論文（設(shè)計）的 篇幅一般 6000 字 左右。 (3)結(jié)論 結(jié)論 是 對整個研究工作進行歸納和 總結(jié)。 正文中參考文獻的標注方法，是在引用文字（即所引用的詞組、句子、段落等）結(jié)束處的右上角標出參考文獻序號。為保證打印效果，學(xué)生在打印前， 請將全文字體的顏色統(tǒng)一設(shè)置成黑色。 2． 2 （黑體小四號） …… 3 討論 （仿宋體四號） 3． 1 （黑體小四號） （ 小四宋體） 。 一、 （楷體四號） （一） （黑體小四號） 1． （楷體小四號） （ 宋體小四） 。 附件 9： 本科 生 畢業(yè)論文（設(shè)計）鑒定表 30 題 目 姓 名 學(xué)號 院 系 專 業(yè) 指 導(dǎo)教師 職稱 年 月 日 大學(xué)教務(wù)處制 31 中文摘要： 英文摘要： 32 指導(dǎo)教師評語： 指導(dǎo)教師簽名： 年 月 日 論文等級： 院（系）負責人（簽章）： 年 月 日 院（系）審核意見： 33 院（系）公章： 年 月 日 填寫說明 1. 用藍色或黑色墨水的鋼筆（或簽字筆）填寫，書寫要清晰、工整、規(guī)范，不得打印。 第五條 畢業(yè)論文（設(shè)計）要嚴格遵守工作程序，加強各環(huán)節(jié)的管理，確保完成的質(zhì)量。開題之后，指導(dǎo)教師應(yīng)進一步指導(dǎo)學(xué)生完成畢業(yè)論文（設(shè)計），定期檢查其工作進度和質(zhì)量，及時解答和處理學(xué)生提出的有關(guān)問題。答辯小組根據(jù)指導(dǎo)教師所評成績、評閱教師所評成績和答辯成績計算出論文（設(shè)計）綜合成績，并評定論文等級。 （四）在答辯前一周，完成畢業(yè)論文（設(shè)計）審閱，給出成績，寫出評語。 （二）嚴格遵守校內(nèi)資料查詢、實驗操作等方面的規(guī)章制度，在校外進行畢業(yè)論文（設(shè)計）的，還要同時遵守所在單位的有關(guān)規(guī)章制度。 第三章 指導(dǎo)教師資格及職責 第八條 畢業(yè)論文（設(shè)計）實行指導(dǎo)教師負責制，每位指導(dǎo)教師指導(dǎo)的學(xué)生原則上不應(yīng)超過 10 人。學(xué)院（系）應(yīng)在第十一周前進行一次中期檢查，了解論文（設(shè)計）研究、寫作等進展 情況，及時協(xié)調(diào)、處理畢業(yè)論文寫作過程中的有關(guān)問題。 第七條 各主要環(huán)節(jié)的時間安排如下： （一）選題。一份裝入學(xué)生檔案；一份按此表、開題報告、中期檢查表、成績評定表、論文正文的順序裝訂成冊，留 院（系）存檔。 （ 2） （宋體小四號） …… 2． （楷體小四號） …… （二） （黑體小四號） …… 二、 （楷體四號） 23 （一） （黑體小四號） 1． （楷體小四號） （ 宋體小四） 。 注： 由于 網(wǎng)站資料 權(quán)威性不確定，且目前中國期刊網(wǎng)和電子圖書資源很豐富，故 網(wǎng)站資料