【正文】 bit。Flash的數(shù)據(jù)總線與所有掛在總線上的總線型外設(shè)（SRAM、主板上的液晶以及外擴(kuò)總線PACK）都是共用的。2片SRAM的片選信號分別為SRAM_ nCS1和SRAM_ nCS2。FPGA中的SRAM是易失性的，每次上電之前，配置數(shù)據(jù)必須重新下載到FPGA中。配置電路如圖232所示。復(fù)位電路如圖241。為了得到一個穩(wěn)定、精確的 12第2章 FPGA開發(fā)板原理圖分析時鐘頻率，有源晶振的供電電源經(jīng)過了LC濾波。PACK2的電路如圖271所示。 表274 引腳功能接口引腳標(biāo)號功能J31無孔防止插反2~4空用于以后擴(kuò)展6GNDGND7~10空用于以后擴(kuò)展11~17FPGA_47~FPGA_55I/O口19~20UPPER_BYTE、LOWER_BYTE高低字節(jié)選擇21~22nOE、nWE讀、寫信號123~44A0~A22地址信號45~60D0~D15數(shù)據(jù)總線 16第2章 FPGA開發(fā)板原理圖分析J42VCC5來自主板的5V電源4GNDGND6I2C_SCL、I2C_SDAI2C接口7~44FPGA_121~FPGA_175主板外設(shè)用I/O口45~56EP1C6Q240的I/O口EP1C6Q240的I/O口57~60空用于以后擴(kuò)展 驗證功能電路為了使功能硬件驗證實現(xiàn)“可見性”，本開發(fā)板除設(shè)計有FPGA、各類存儲器以及擴(kuò)展PACK外，還設(shè)計了按鍵及LED、數(shù)碼管顯示、液晶顯示蜂鳴器等電路。從電路可以看出，數(shù)碼股是共陽的，當(dāng)位碼驅(qū)動信號為0時，對應(yīng)的數(shù)碼管才能操作；當(dāng)段碼驅(qū)動信號為0時，對應(yīng)的段碼點亮。PCF8563T的CLKOUT以及INT都是開漏輸出，所以都需要加上拉電阻。使用時，其輸出端需要接一個至少10uF的鉭電容來改善瞬態(tài)響應(yīng)和穩(wěn)定性。通過布局、布線后得到設(shè)計好的PCB圖（如圖2104）。 23電子科技大學(xué)成都學(xué)院課程設(shè)計第3章 實驗板的測驗本開發(fā)板除設(shè)計有FPGA、各類存儲器以及擴(kuò)展PACK外，還設(shè)計了按鍵及LED、數(shù)碼管顯示、液晶顯示蜂鳴器等測驗電路。例如，若按下K3，則點亮LED1~3發(fā)光管。assign led=led_r。 //是鍵K2，則給寄存器賦值0xfc839。 //否則給寄存器賦值0xffendcaseendendmodule選擇目標(biāo)器件并對相應(yīng)引腳進(jìn)行鎖定，正在這里所選的器件為Altera公司Cyclone系列的EP1C6Q240C8芯片，引腳鎖定方法如表32所示。FPGA作為現(xiàn)代 IC 設(shè)計驗證的技術(shù)主流，系統(tǒng)設(shè)計師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。因而，本文中開發(fā)板的設(shè)計是不夠全面的。在此次課程設(shè)計中，我還得感謝曾幫遠(yuǎn)同學(xué)！感謝他在我電路圖設(shè)計以及購買元器件時的鼎力相助！在此，我感謝城隍廟電子批發(fā)市場二樓25號柜的唐懷阿姨，感謝她親自帶我到開板商那爭取到以較低價格開板,讓我能夠用有限的經(jīng)費完成作品！最后，感謝我們的系主任張弛老師，感謝他為我們系的同學(xué)爭取到報銷一部分經(jīng)費的機(jī)會，感謝他將我們系管理的那么有序、公正，讓每個老師都能夠?qū)ξ覀兺瑢W(xué)盡職盡責(zé)！而這，正是我的設(shè)計能夠順利完成的前提保證！ 29。在第3章里，對開發(fā)板的測驗比較簡單。而制作實驗板的目的是為了給予設(shè)計人員對他們所設(shè)計出來的邏輯功能進(jìn)行驗證。表32 引腳鎖定方法信號led [0]Led [1]Led [2]Led [3]Led [4]Led [5]Led [6]Led [7]k[0]k[1]k[2] k[3]引腳50535455176474849121122123124 對該工程文件進(jìn)行全程編譯處理，若在編譯過程中發(fā)現(xiàn)錯誤，則找出并更正 25電子科技大學(xué)成都學(xué)院課程設(shè)計錯誤，直到編譯成功為止。b11111000。 //讀取鍵值 case(buffer_r)839。新建Verilog ，輸入程序代碼（）并保存，進(jìn)行編譯，若在編譯過程中發(fā)現(xiàn)錯誤，則找出并更正錯誤，直至編譯成功為止。 讀取按鍵信號實驗板上有4個按鍵K1~K4，分別于FPGA的121~124陣腳相連；有8個LED，分別于FPGA的47~50、53~5176陣腳像連接。 圖2103 整體電路 圖2104 設(shè)計好的PCB圖 22第2章 FPGA開發(fā)板原理圖分析本章以EP1C6Q240為例，介紹了FPGA實驗板的設(shè)計方法。另外，經(jīng)過5V電源濾波后得到一個5V的模擬電源VCC5A。 19電子科技大學(xué)成都學(xué)院課程設(shè)計 圖291 實時時鐘電路 電源電路FPGA所有的I/O口、主板上的存儲電路、串行配置器件、。 圖283 七段數(shù)碼管顯示電路 18第2章 FPGA開發(fā)板原理圖分析 液晶顯示電路主板上配有128*64圖形點陣液晶屏，液晶屏內(nèi)部帶有液晶控制器ST7920。 按鍵及LED電路按鍵已LED電路如圖281所示。PACK接口具有23根地址總線A0~A22，16根數(shù)據(jù)總線D0~D15，讀/寫信號OE、WE、UPPER_BYTE和LOWER_BYTE，片選信號為EXT_nCS。圖261 FPGA I/O口分配電路由于PLL輸出引腳輸出的時鐘頻率很高，考慮到高速時鐘信號的反射，在兩個PLL輸