【正文】 bit。Flash的數(shù)據(jù)總線與所有掛在總線上的總線型外設(shè)（SRAM、主板上的液晶以及外擴(kuò)總線PACK）都是共用的。2片SRAM的片選信號(hào)分別為SRAM_ nCS1和SRAM_ nCS2。FPGA中的SRAM是易失性的，每次上電之前，配置數(shù)據(jù)必須重新下載到FPGA中。配置電路如圖232所示。復(fù)位電路如圖241。為了得到一個(gè)穩(wěn)定、精確的 12第2章 FPGA開發(fā)板原理圖分析時(shí)鐘頻率，有源晶振的供電電源經(jīng)過了LC濾波。PACK2的電路如圖271所示。 表274 引腳功能接口引腳標(biāo)號(hào)功能J31無孔防止插反2~4空用于以后擴(kuò)展6GNDGND7~10空用于以后擴(kuò)展11~17FPGA_47~FPGA_55I/O口19~20UPPER_BYTE、LOWER_BYTE高低字節(jié)選擇21~22nOE、nWE讀、寫信號(hào)123~44A0~A22地址信號(hào)45~60D0~D15數(shù)據(jù)總線 16第2章 FPGA開發(fā)板原理圖分析J42VCC5來自主板的5V電源4GNDGND6I2C_SCL、I2C_SDAI2C接口7~44FPGA_121~FPGA_175主板外設(shè)用I/O口45~56EP1C6Q240的I/O口EP1C6Q240的I/O口57~60空用于以后擴(kuò)展 驗(yàn)證功能電路為了使功能硬件驗(yàn)證實(shí)現(xiàn)“可見性”，本開發(fā)板除設(shè)計(jì)有FPGA、各類存儲(chǔ)器以及擴(kuò)展PACK外，還設(shè)計(jì)了按鍵及LED、數(shù)碼管顯示、液晶顯示蜂鳴器等電路。從電路可以看出，數(shù)碼股是共陽(yáng)的，當(dāng)位碼驅(qū)動(dòng)信號(hào)為0時(shí)，對(duì)應(yīng)的數(shù)碼管才能操作；當(dāng)段碼驅(qū)動(dòng)信號(hào)為0時(shí)，對(duì)應(yīng)的段碼點(diǎn)亮。PCF8563T的CLKOUT以及INT都是開漏輸出，所以都需要加上拉電阻。使用時(shí)，其輸出端需要接一個(gè)至少10uF的鉭電容來改善瞬態(tài)響應(yīng)和穩(wěn)定性。通過布局、布線后得到設(shè)計(jì)好的PCB圖（如圖2104）。 23電子科技大學(xué)成都學(xué)院課程設(shè)計(jì)第3章 實(shí)驗(yàn)板的測(cè)驗(yàn)本開發(fā)板除設(shè)計(jì)有FPGA、各類存儲(chǔ)器以及擴(kuò)展PACK外，還設(shè)計(jì)了按鍵及LED、數(shù)碼管顯示、液晶顯示蜂鳴器等測(cè)驗(yàn)電路。例如，若按下K3，則點(diǎn)亮LED1~3發(fā)光管。assign led=led_r。 //是鍵K2，則給寄存器賦值0xfc839。 //否則給寄存器賦值0xffendcaseendendmodule選擇目標(biāo)器件并對(duì)相應(yīng)引腳進(jìn)行鎖定，正在這里所選的器件為Altera公司Cyclone系列的EP1C6Q240C8芯片，引腳鎖定方法如表32所示。FPGA作為現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流，系統(tǒng)設(shè)計(jì)師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。因而，本文中開發(fā)板的設(shè)計(jì)是不夠全面的。在此次課程設(shè)計(jì)中，我還得感謝曾幫遠(yuǎn)同學(xué)！感謝他在我電路圖設(shè)計(jì)以及購(gòu)買元器件時(shí)的鼎力相助！在此，我感謝城隍廟電子批發(fā)市場(chǎng)二樓25號(hào)柜的唐懷阿姨，感謝她親自帶我到開板商那爭(zhēng)取到以較低價(jià)格開板,讓我能夠用有限的經(jīng)費(fèi)完成作品！最后，感謝我們的系主任張弛老師，感謝他為我們系的同學(xué)爭(zhēng)取到報(bào)銷一部分經(jīng)費(fèi)的機(jī)會(huì)，感謝他將我們系管理的那么有序、公正，讓每個(gè)老師都能夠?qū)ξ覀兺瑢W(xué)盡職盡責(zé)！而這，正是我的設(shè)計(jì)能夠順利完成的前提保證！ 29。在第3章里，對(duì)開發(fā)板的測(cè)驗(yàn)比較簡(jiǎn)單。而制作實(shí)驗(yàn)板的目的是為了給予設(shè)計(jì)人員對(duì)他們所設(shè)計(jì)出來的邏輯功能進(jìn)行驗(yàn)證。表32 引腳鎖定方法信號(hào)led [0]Led [1]Led [2]Led [3]Led [4]Led [5]Led [6]Led [7]k[0]k[1]k[2] k[3]引腳50535455176474849121122123124 對(duì)該工程文件進(jìn)行全程編譯處理，若在編譯過程中發(fā)現(xiàn)錯(cuò)誤，則找出并更正 25電子科技大學(xué)成都學(xué)院課程設(shè)計(jì)錯(cuò)誤，直到編譯成功為止。b11111000。 //讀取鍵值 case(buffer_r)839。新建Verilog ，輸入程序代碼（）并保存，進(jìn)行編譯，若在編譯過程中發(fā)現(xiàn)錯(cuò)誤，則找出并更正錯(cuò)誤，直至編譯成功為止。 讀取按鍵信號(hào)實(shí)驗(yàn)板上有4個(gè)按鍵K1~K4，分別于FPGA的121~124陣腳相連；有8個(gè)LED，分別于FPGA的47~50、53~5176陣腳像連接。 圖2103 整體電路 圖2104 設(shè)計(jì)好的PCB圖 22第2章 FPGA開發(fā)板原理圖分析本章以EP1C6Q240為例，介紹了FPGA實(shí)驗(yàn)板的設(shè)計(jì)方法。另外，經(jīng)過5V電源濾波后得到一個(gè)5V的模擬電源VCC5A。 19電子科技大學(xué)成都學(xué)院課程設(shè)計(jì) 圖291 實(shí)時(shí)時(shí)鐘電路 電源電路FPGA所有的I/O口、主板上的存儲(chǔ)電路、串行配置器件、。 圖283 七段數(shù)碼管顯示電路 18第2章 FPGA開發(fā)板原理圖分析 液晶顯示電路主板上配有128*64圖形點(diǎn)陣液晶屏，液晶屏內(nèi)部帶有液晶控制器ST7920。 按鍵及LED電路按鍵已LED電路如圖281所示。PACK接口具有23根地址總線A0~A22，16根數(shù)據(jù)總線D0~D15，讀/寫信號(hào)OE、WE、UPPER_BYTE和LOWER_BYTE，片選信號(hào)為EXT_nCS。圖261 FPGA I/O口分配電路由于PLL輸出引腳輸出的時(shí)鐘頻率很高，考慮到高速時(shí)鐘信號(hào)的反射，在兩個(gè)PLL輸