【正文】 飛猛進(jìn)。這種模塊化設(shè)計(jì)降低了硬件設(shè)計(jì)難度，減少了 硬件設(shè)計(jì)時(shí)間，有利于更高效的開發(fā)DSP系統(tǒng)。它以其專門的硬件乘法器，特殊的信號(hào)處理指令使得它高速的運(yùn)算速度比最快的CPU還快上好幾十倍。 然后利用數(shù)字信號(hào)處理技術(shù)對(duì)采樣得到的數(shù)字信號(hào)進(jìn)行相關(guān)處理與運(yùn)算, 從而獲得所需要的各種信號(hào)參數(shù)。信號(hào)也經(jīng)過觸發(fā)系統(tǒng)，啟動(dòng)或觸發(fā)水平掃描。模擬示波器工作方式是直接測(cè)量信號(hào)電壓，并通過從左到右穿過示波器屏幕的電子束在垂直方向描繪電壓。同時(shí)對(duì)示波器所要使用到的相關(guān)算法進(jìn)行了相關(guān)的研究。例如，根據(jù)設(shè)計(jì)便攜式數(shù)字存儲(chǔ)示波器的實(shí)際需要，采用了DSP+FPGA+單片機(jī)的設(shè)計(jì)方案；研究了高頻電路的設(shè)計(jì)方法，獨(dú)立完成了整個(gè)系統(tǒng)的硬件電路設(shè)計(jì)，并對(duì)其中的某些功能模塊進(jìn)行了調(diào)試，給出了部分調(diào)試報(bào)告；研究了FFT、濾波、插值算法。DSP是16位的RISC處理器，高性能、低功耗是其顯著特點(diǎn)。目前一些國內(nèi)廠商開始進(jìn)軍手持?jǐn)?shù)字示波器這一高端領(lǐng)域。以前的數(shù)字示波器的屏幕更新速率慢，無實(shí)時(shí)采集能力。整個(gè)系統(tǒng)采用單通道的方式。步驟：硬件電路的設(shè)計(jì)與調(diào)試 軟件的設(shè)計(jì)及調(diào)試 整體調(diào)試與測(cè)試四、設(shè)計(jì)（論文）進(jìn)度安排：時(shí) 間工 作 內(nèi) 容～熟悉課題，明確任務(wù)要求，調(diào)研，收集資料。數(shù)據(jù)的存儲(chǔ)采用雙口RAM(UT62256)存儲(chǔ)采樣量化后的波形數(shù)據(jù)，同樣用FPGA控制RAM的地址線。調(diào)節(jié)后的信號(hào)再送到AD變換電路里面完成信號(hào)的數(shù)字化。然后把AD轉(zhuǎn)換后的數(shù)據(jù)送到FPGA中，并把數(shù)據(jù)保存到FPGA中的FIFO中，F(xiàn)PGA中的電路主要包括有FIFO、觸發(fā)系統(tǒng)、峰值檢測(cè)、時(shí)基電路等。UT62256具有相互獨(dú)立的數(shù)據(jù)線、地址線、片選線和讀／寫控制線，它們可對(duì)RAM內(nèi)部的存儲(chǔ)單元分時(shí)進(jìn)行讀／寫操作。～研究本次畢業(yè)設(shè)計(jì)的思路,并制定框架。信號(hào)進(jìn)來首先經(jīng)過前端的調(diào)節(jié)電路把信號(hào)電壓調(diào)整到AD的輸入電壓范圍之內(nèi)，這里調(diào)節(jié)電路主要是由信號(hào)衰減電路和信號(hào)放大電路所組成。九十年代之后，示波器技術(shù)得到了飛速發(fā)展。雖然，從市場需要來看，20MHz帶寬的數(shù)字存儲(chǔ)示波器產(chǎn)品在市場中占有很大的比例。并被廣泛應(yīng)用于各種嵌入式領(lǐng)域。本文的目的是采用FPGA+DSP+單片機(jī)來設(shè)計(jì)一個(gè)100M(重復(fù)帶寬)的數(shù)字示波器。本課題是一個(gè)龐大的系統(tǒng)，其實(shí)踐性很強(qiáng)，涉及知識(shí)非常多，受限于時(shí)間和個(gè)人的知識(shí)水平，尚存在以下不足之處需要以后加強(qiáng)。示波器屏幕通常是陰極射線管（CRT）。水平掃描是水平系統(tǒng)亮點(diǎn)在屏幕中移動(dòng)的行為。 最后, 該示波器根據(jù)得到的信號(hào)參數(shù)繪制信號(hào)波形, 并對(duì)被測(cè)信號(hào)進(jìn)行實(shí)時(shí)、 瞬態(tài)分析, 以方便用戶了解信號(hào)質(zhì)量, 快速準(zhǔn)確地進(jìn)行故障診斷。FPGA是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。 目前各 DSP芯片生產(chǎn)廠家已經(jīng)把以上列出的各開發(fā)工具集成在一起,構(gòu)成集成開發(fā)環(huán)境。90年代相繼出現(xiàn)了第四代和第五代DSP器件。同時(shí)可以縮短開發(fā)周期。FPGA使用靈活，適用性強(qiáng)，特別適用于復(fù)雜邏輯的設(shè)計(jì)，有利用電子系統(tǒng)小型化，而且其開發(fā)周期短、開發(fā)投入少、芯片價(jià)格不斷降低，促使FPGA越來越多地取代了ASIC的市場。此時(shí)應(yīng)該使用FPGA廠商提供的實(shí)現(xiàn)與布局布線工具，根據(jù)所選芯片的型號(hào)，進(jìn)行芯片內(nèi)部功能單元的實(shí)際連接與映射。本章主要介紹示波器系統(tǒng)整體的設(shè)計(jì)流程，系統(tǒng)整體性能參數(shù)以及最終方案的確定。這樣在完成系統(tǒng)的軟件和硬件之后。采用的芯片也是盡量采用比較容易在市場上買到的和相對(duì)便宜的。本設(shè)計(jì)就采用這個(gè)架構(gòu)。FPGA要控制前端數(shù)據(jù)通道，對(duì)采集到的數(shù)據(jù)緩存，而且還要使數(shù)據(jù)緩存單元和DSP處理器進(jìn)行通信，這在整個(gè)系統(tǒng)中具有重要的地位。這樣示波器就能根據(jù)用戶鍵盤中設(shè)置的相關(guān)參數(shù)選用想要的讀寫時(shí)鐘。在調(diào)試的時(shí)候同時(shí)我們也設(shè)計(jì)了兩個(gè)JATG接口，分別用來對(duì)FPGA和DSP進(jìn)行調(diào)試。然后按照被測(cè)信號(hào)的走向依次對(duì)圖中的每個(gè)部分中的每一個(gè)硬件模塊進(jìn)行介紹，主要介紹各模塊的功能、工作原理、實(shí)現(xiàn)方法，以及具體實(shí)現(xiàn)的電路圖。比如在我們的示波器探頭中就可能存在一個(gè)可調(diào)電容，通過調(diào)節(jié)它使得我們的電橋達(dá)到一種最佳狀態(tài)?？紤]到信號(hào)輸入的頻帶寬度。同時(shí)還要保證放大后的信號(hào)值在(512mV+512mV)范圍之內(nèi)。其中2腳是可以用來控制比較電平的大小。圖57和給出了A/D轉(zhuǎn)換的電路圖。前端電路的工作情況基本上是這樣的：ADC是否工作是由FPGA來控制的，如果FPGA使能AD轉(zhuǎn)換器，則ADC就開始進(jìn)行數(shù)據(jù)的采樣。此時(shí)數(shù)據(jù)在緩沖區(qū)的大小始終等于預(yù)觸發(fā)字所設(shè)置的大小。當(dāng)基本寫滿存儲(chǔ)器后，波形采樣就完成了。進(jìn)行FPGA的配置，數(shù)據(jù)被回步在DCLK輸入上，1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù)。在做cyclone系列的系統(tǒng)的時(shí)候，一般情況下都會(huì)用AS+JTAG兩種配置方式，這樣可以用JTAG方式調(diào)試，經(jīng)過調(diào)試之后，確定程序正確之后，再利用主動(dòng)配置模式把程序送到EPCS芯片里去。①FIFO工作原理及其在FPGA中的設(shè)計(jì)這里FIFO主要起緩存作用，也就是把AD采樣進(jìn)來的數(shù)據(jù)首先存儲(chǔ)到FIFO里面。②AD與FIFO的連接AD變換得到的二進(jìn)制數(shù)據(jù)送入FIFO(先入先出存儲(chǔ)器)中進(jìn)行緩沖。例如，C54X系列DSP從C5409開始，芯片有23根地址線，具有8M字節(jié)存儲(chǔ)空間尋址能力。圖511 觸發(fā)系統(tǒng)總電路圖(1)示波器的三種觸發(fā)模式：Ⅰ、Normal模式，Ⅱ、Auto模式Ⅲ、單次觸發(fā)模式。在這里時(shí)基電路主要是由FPGA中的輸入晶振頻率的分頻得到各種各樣的頻率。(2)模擬通道控制電路數(shù)字存儲(chǔ)器的模擬通道部分不同于模擬示波器部分，它的控制全都由DSP控制器進(jìn)行控制。直到該窗口的所有數(shù)據(jù)都比較完，這樣就會(huì)在這個(gè)窗口的數(shù)據(jù)采集中，保持有這一次采樣的最大和最小值數(shù)據(jù)。整個(gè)DSP部分的硬件電路主要包括程序存儲(chǔ)器FLASH模塊，數(shù)據(jù)存儲(chǔ)器SRAM模塊，用于人機(jī)交互的鍵盤和LCD模塊，電源模塊。在這里我們選擇的LCD是MGLS．19264，它內(nèi)藏HDl620顯示控制器，可以實(shí)現(xiàn)人機(jī)對(duì)話菜單的顯示，和信號(hào)波形的顯示。5：V0液晶驅(qū)動(dòng)控制電壓，用于LCD對(duì)比度調(diào)整。圖519 LCD模塊電路 單片機(jī)電路及鍵盤接口模塊整個(gè)單片機(jī)電路主要是負(fù)責(zé)用戶接口。DSP就支持JTAG協(xié)議。VC5409提供與仿真器直接連接的引腳信號(hào)，仿真器支持3．3V和5V兩種工作電壓，可以直接與仿真器連接。①電源本系統(tǒng)中有六種電源電壓：5V、+12v、+3V、+、+5V。自動(dòng)上電復(fù)位對(duì)于DSP。初始化完成后，系統(tǒng)就可以進(jìn)入工作了。這里的初始化主要包括下面幾個(gè)過程：①對(duì)串口控制寄存器的相關(guān)位置0，是串口復(fù)位②按照系統(tǒng)的相關(guān)要求，對(duì)MCBSP進(jìn)行編程配置。第二種就是每收到或者發(fā)送一個(gè)單元，給CPU發(fā)送中斷。所以DSP要向這些電路發(fā)送數(shù)據(jù)的時(shí)候，必須先選中這些電路。把一個(gè)一個(gè)采樣進(jìn)來的點(diǎn)顯示到液晶顯示器里面。使屏幕上將各個(gè)采集的采樣點(diǎn)用幅度和頻率均為可變的最佳正弦擬合曲線連接采用了內(nèi)插的方法。一個(gè)FIR濾波程序如下：_c_int00b startnopnopstart： ssbx FRCTSTM COFFTAB，COFF_PRPT N1 ；將FIR系數(shù)從程序存儲(chǔ)器移動(dòng)MVPDCOFF_FIR,*COFF_P+；到數(shù)據(jù)存儲(chǔ)器STM INDEX，B叮DEX PSTM DATABUF,DATA PRPTZ A，N1STL A．，*DaTa．P+ ；將數(shù)據(jù)循環(huán)緩沖區(qū)清零STM (DATABUF+N1)，DATA _P；數(shù)據(jù)緩沖區(qū)指針指向x[n(N1)]STM COFFTAB，COF_P ；FIR_TASK：STM INPUT,INBUF_PSTM OUTPUT,OUTBUF_PSTM KS1，BRCRPTBD LOOP1STM N，BK ；FIR循環(huán)緩沖區(qū)大小LD *INBUF_P+,A ；裝載輸入數(shù)據(jù)FIR_FILTER：STL A,*DATA _P+%RPTZ A,NlMAC *DATA_P+0％,*COFF_P+0%,ASTH A,*OUTBUF_ P+LOOP：EEND B EENDEnd 顯示波形也就是在點(diǎn)陣式顯示器的繪圖。它的分辨率為19264也就是有192列、64行，因?yàn)椴捎玫氖茿D9283。本設(shè)計(jì)中DC一100MHz的被測(cè)信號(hào)經(jīng)過前端電路把信號(hào)調(diào)整到AD輸入電壓的范圍之內(nèi)，經(jīng)過AD轉(zhuǎn)換變成數(shù)字信號(hào)，送到DSP中進(jìn)行相關(guān)處理，之后通過DSP多緩沖串口送到單片機(jī)中，再由單片機(jī)把要顯示的數(shù)據(jù)顯示到LCD中的這么一個(gè)過程，去實(shí)現(xiàn)信號(hào)波形的檢測(cè)。不足之處有：系統(tǒng)整體性能還有待進(jìn)一步提高。在學(xué)校學(xué)習(xí)期間，老師的諄諄教導(dǎo)和無微不至的關(guān)懷，給了我無窮的前進(jìn)動(dòng)力，鼓舞我更加積極地面對(duì)人生。感謝我的舍友施江山，邵雷云等同學(xué)在學(xué)習(xí)和生活上給予的幫助。整個(gè)系統(tǒng)LCD的更新速度有點(diǎn)慢，需要不斷改進(jìn)提高這個(gè)系統(tǒng)顯示的更新速度。同時(shí)由于本文采用FPGA，使得數(shù)字存儲(chǔ)示波器的設(shè)計(jì)較為靈活，容易升級(jí)，可以根據(jù)用戶的需要實(shí)現(xiàn)電路的升級(jí)。這樣它采樣進(jìn)來的數(shù)據(jù)的最大值為+127(對(duì)應(yīng)于512mv電壓)，最小值為一128(對(duì)應(yīng)于512mv電壓)，這樣一來+127應(yīng)對(duì)應(yīng)屏幕的最上一行(O行)，一128對(duì)應(yīng)屏幕的最下一行(63行)，0對(duì)應(yīng)于橫坐標(biāo)軸(31行)。首先必須確定液晶顯示中波形的顯示坐標(biāo)軸。下面是正弦內(nèi)插的函數(shù)表達(dá)式，以及相關(guān)波形：函數(shù)表達(dá)式：函數(shù)波形：圖61正弦插值的函數(shù)波形 正弦插值正弦插值程序是基于Nyquist定理而推出的Shannon內(nèi)插公式的實(shí)際運(yùn)用，就是對(duì)一個(gè)帶限信號(hào)毛(f)。但通常采樣率的采樣速率要是帶寬的5倍左右，要使得波形失真少，還需要采用內(nèi)插技術(shù)。/*首先要使得FⅡO工作在tri．state狀態(tài)下*/set_dso_eontrol(0x6 I CONTROL—BIDI—BIT)；set_dso_control(0x7 CONTROL—BIDI—BIT)；set_dso_control(0x0)；/*首先設(shè)置前16位數(shù)據(jù)*/set_reg(0x2，(chat)(scope_data．pretriggeramp。本系統(tǒng)種采用的是第三種方式。⑥等待2個(gè)時(shí)鐘周期后，接收器和發(fā)送器就激活了。他是保證示波器能否正常工作的前提。第6章 系統(tǒng)軟件設(shè)計(jì)數(shù)字存儲(chǔ)示波器的軟件量是比較大的。由電源電壓可以看出，這里對(duì)于電壓的轉(zhuǎn)換芯片有MAX612TPS73HD318和MAX739。一般情況下。JTAG在DSP硬件仿真過程中是很重要的。比如說是控制液晶顯示。7：R/W讀寫選擇信號(hào)R/W1，讀選通；R/W=O，寫選通。HD61202是列驅(qū)動(dòng)器，具有64路列驅(qū)動(dòng)輸出，它可與行驅(qū)動(dòng)器HD61203配合使用組成顯示驅(qū)動(dòng)控制系統(tǒng)。整個(gè)DSP的電路圖518如下所示： 圖518 DSP的電路圖 FLASH模塊DSP硬件系統(tǒng)中選用了SST39VFl60作為它的程序存儲(chǔ)器。也就是FIFO中。用它來直接與MAX4547里面的電子開關(guān)相連接。因?yàn)閿?shù)字存儲(chǔ)示波器是將模擬信號(hào)經(jīng)過A／D轉(zhuǎn)換后存入存儲(chǔ)器，然后再從存儲(chǔ)器中讀出，故數(shù)據(jù)的寫入存儲(chǔ)器的速度與掃描速度快慢有關(guān)，即與“t/div“的設(shè)置有關(guān)。具體實(shí)現(xiàn)如下：圖512觸發(fā)比較、觸發(fā)源選擇電路(3)預(yù)觸發(fā)電路圖的設(shè)計(jì)這里預(yù)觸發(fā)的具體電路實(shí)現(xiàn)如圖圖513所示，它主要包括：一個(gè)鎖存器、一個(gè)比較器、還有一個(gè)triggerl和一個(gè)trigger_2。圖510觸發(fā)系統(tǒng)總結(jié)構(gòu)圖其工作原理為：當(dāng)啟動(dòng)AD采樣后，AD進(jìn)來的數(shù)據(jù)與觸發(fā)字進(jìn)行比較，根據(jù)觸發(fā)源選擇信號(hào)，一旦滿足設(shè)定條件時(shí)，會(huì)產(chǎn)生觸發(fā)信號(hào)，此信號(hào)送到Fm嘴制器端。因?yàn)楸鞠到y(tǒng)做的是單通道，所以A/D進(jìn)來的數(shù)據(jù)直接進(jìn)入FIFO，然而如果在峰值檢測(cè)時(shí)，就要先把A/D采樣進(jìn)來的數(shù)據(jù)經(jīng)過峰值檢測(cè)電路后再進(jìn)入FIFO中。主要因?yàn)槿绻悴捎脦У刂肪€的RAM的時(shí)候，你存入到存儲(chǔ)器中的數(shù)據(jù)的多少是要知道的，這樣你就需要一個(gè)地址計(jì)數(shù)器，這樣首先就會(huì)增加電路的復(fù)雜性，同時(shí)也會(huì)占用過多的FPGA邏輯資源。AS配置方式進(jìn)行配置時(shí)，如下圖所示：串行配置器件上的4個(gè)控制引腳NCS、DCLK、ASDI和DArAO分別與EPlC3T1448C的控制信號(hào)NCS、DCLK、NASDO和DATA直接連接。這樣數(shù)據(jù)就會(huì)丟失。 FPGA外圍電源、晶振電路的設(shè)計(jì)圖58是FPGA外圍電路的電源和晶振電路圖，這里用的FPGA是EPlCl448。使讀時(shí)鐘無效。就開始進(jìn)行預(yù)采樣。很容易出現(xiàn)數(shù)據(jù)的不穩(wěn)定。如果MAXCOM2信號(hào)大于零，則OUT端輸出高電平；如果MAXCOM2信號(hào)小于零，則OUT端輸出低電平。首先要求放大器對(duì)輸入信號(hào)的失真小，增益穩(wěn)定，輸入電阻大，頻帶也要足夠?qū)?。它工作的信?hào)頻帶寬，可以控制直流到300MHz的信號(hào)。使得信號(hào)衰減可以在一個(gè)大的頻帶范圍內(nèi)實(shí)現(xiàn)信號(hào)衰減。下面分別來進(jìn)行介紹。在這里你選擇的元件的時(shí)候要根據(jù)自器件的選擇的總的指導(dǎo)原則是性價(jià)比高、市場上容易買到。比如這里選用的FPGA里面就有5K的RAM資源供用戶選擇。DSP主要負(fù)責(zé)把采集的數(shù)據(jù)進(jìn)行處理。在本方案中，把LCD和鍵盤處理電路全部交給單片機(jī)進(jìn)行管理。并且對(duì)硬件電路進(jìn)行了調(diào)試。分別調(diào)試完成之后，就進(jìn)行系統(tǒng)的集成。開始設(shè)計(jì)一個(gè)系統(tǒng)的時(shí)候，第一步是撰寫整個(gè)系統(tǒng)的方案。使仿真既包含門延時(shí)，又包含線延時(shí)信息。它是利用這些輸入去描述一個(gè)電路的功能。如果是C語言程序，首先是C語言編譯器將程序編譯成匯編語言源程序，然后送到匯編器里面進(jìn)行匯編，匯編后產(chǎn)生COEF格式的目標(biāo)代碼，再用連接器進(jìn)行連接，生成DSP上可以執(zhí)行的COEF格式的目標(biāo)代碼。同時(shí)DSP的價(jià)格也大幅度下降，使得DSP芯片不僅在高端的通信、計(jì)算機(jī)領(lǐng)域大顯身手，而且在低端的家用電器等方面DSP也是應(yīng)用越來越廣泛。它把編譯、匯編、鏈接