第6章cmos集成電路制造工藝-文庫吧在線文庫
【正文】 規(guī)則 內(nèi)容 幾何尺寸要求多晶硅 GT1－最小 寬 度 GT2－最小 間 距 GT3－伸出有源區(qū)外的最小 長 度 GT4－有源區(qū)外多晶硅與有源區(qū) 邊 界的最小距離 GT5－有源區(qū)上多晶硅與有源區(qū) 邊 界的最小距離 GT6－與有源區(qū)的最小外 間 距 注入框 SN1－最小 寬 度 SN2－最小 間 距 SN3－ 對 有源區(qū)的最小覆蓋 接觸孔 CT1CT1－最小面 積 CT2－最小 間 距 CT3－有源區(qū)或多晶硅 對 接觸孔的最小覆蓋 CT4－有源區(qū)接觸孔到多晶硅 柵 的最小 間 距 CT5－多晶硅接觸孔到有源區(qū)的最小 間 距 CT6－金屬 對 接觸孔的最小覆蓋 CMOS版圖設計? (2) 以微米為單位的設計規(guī)則圖 形 層 次 設計規(guī)則 內(nèi)容 幾何尺寸要求金屬 Mn1－最小 線寬 Mn2－最小 間 距 通孔 Vn1Vn1－最小面 積 Vn2－最小 間 距 Vn3－金屬 對 通孔的最小覆蓋 壓焊塊 PA1－最小面 積 60μm60μmPA2－最小 間 距 90μm CMOS版圖設計 CMOS版圖設計? 四輸入與門版圖與版圖設計規(guī)則所對應的相關尺寸? 版圖設計完成后，需要進行設計規(guī)則檢查(Design Rule Check，DRC)。? 硅柵工藝：252。? 替位式擴散 、 間隙式擴散? 離子注入 ： 將具有很高能量的帶電雜質(zhì)離子射入硅襯底中。第 6章 CMOS集成電路制造工藝第 6章 CMOS集成電路制造工藝? CMOS工藝? CMOS版圖設計? 封裝技術3木版年畫? 畫稿? 刻版? 套色印刷4半導體芯片制作過程5硅片（ wafer）的制作6掩模版（ mask,reticle）的制作7外延襯底的制作8集成電路加工的基本操作?形成薄膜 （二氧化硅、多晶硅、金屬等薄層）?形成圖形 （器件和互連線）?摻 雜 （調(diào)整器件特性）9形成圖形? 半導體加工過程：將設計者提供的集成電路 版圖圖形復制到硅片上? 光刻與刻蝕：半導體加工水平?jīng)Q定于光刻和刻蝕所形成的線條寬度10光刻（ photolithography）11曝光（ exposure）12刻蝕（ etch）13光刻的基本原理14正膠和負膠的差別15薄膜形成：淀積16薄膜形成：氧化17摻雜：擴散和注入18從器件到電路：通孔19從器件到電路：互連線20從器件到電路：多層互連21從器件到電路：多層互連22從硅片到芯片：加工后端23從硅片到芯片：加工后端24從硅片到芯片：加工后端 CMOS工藝? 基本工藝步驟? n阱 CMOS工藝流程? 硅基 CMOS中的閂鎖效應? 先進的 CMOS工藝 基本工藝步驟? (1) 氧化? CMOS集成電路中 SiO2層的主要作用：? 做 MOS晶體管的柵絕緣介質(zhì)；? 做雜質(zhì)擴散和離子注入的掩蔽層和阻擋層；? 做 MOS晶體管之間的隔離介質(zhì)；? 做多晶硅、金屬等互連層之間的絕緣介質(zhì)；? 做芯片表面的鈍化層。? 擴散 ： 雜質(zhì) 原子 在高溫下克服阻力進入半導體，并緩慢運動。 源 (或漏 )區(qū)與柵之間形成缺口，無法形成連續(xù)的溝道 。圖 形 層 次 設計規(guī)則 內(nèi)容 幾何尺寸要求n阱 NW1－最小 寬 度 10λ－等 電 位 n阱最小 間 距 6λ－不等 電 位 n阱最小
教學課件相關推薦
鄂ICP備17016276號-1