【正文】 法，去除冗余邏輯，確保對某種特定的器件結(jié)構(gòu)盡可能有效地使用器件的邏輯資源，還可以去除設(shè)計方案中沒用的邏輯。常用的方法是對于時鐘或簡單的波形信號用波形編輯器輸入，而較復(fù)雜的信號則用文本編譯器生成。如果要想下次的布線結(jié)果在本次基礎(chǔ)上進(jìn)行，則可以利用反主標(biāo)的方法，把配置結(jié)果寫入 ACF文件中，下次編譯只需用此 AFC文件即可。它可以采集多路數(shù)據(jù)并進(jìn)行通信傳輸和數(shù)據(jù)處理， 它的多路數(shù)據(jù)采集設(shè)備 是 PCM 采編器。 2)字長 ,幀長和同步碼。在數(shù)據(jù)字中，具體通道上的數(shù)據(jù)對應(yīng)于哪一路信號 ,由地址輸出和具體的格式要求決定 .碼率可以通過碼率分頻器改變頻值。幀同步碼高位FRHB[7..0]、幀同步碼低位 FRLB[7..0]和數(shù)據(jù) DA TA[7..0]經(jīng) MUX24_8 輸出， A、 B為數(shù)據(jù)選擇位，“ 01”選擇 FRHB[7..0]；“ 10”選擇 FRLB[7..0],其他情況選擇 DATA[7..0]。 ENTITY mux24_8 IS PORT(ah,bh,d:IN STD_LOGIC_VECTOR(7 DOWNTO 0)。 ELSIF(sel=01)then y=bh。a=11 時，輸出為 11001011 即 d 實現(xiàn)了并 /串行轉(zhuǎn)換，使得 3 路輸入轉(zhuǎn)為一路輸出。 ARCHITECTURE rtl OF mux8_1 IS SIGNAL sel:STD_LOGIC_VECTOR(2 DOWNTO 0)。 ELSIF(sel=100)THEN y=D(7)。 3） 位計數(shù)器模塊 (RPLCONT1) 的 VHDL 程序 說明： 它的作用是每輸出一個數(shù)據(jù)，位計數(shù)器加 1，使得 8 選 1 選擇器輸入加 1，進(jìn)而使 mux8_1 輸出下一位數(shù)據(jù)。q=q_in。)THEN q_in=d。 END rplcont1。 END GENERATE。 ENTITY rplcont2 IS PORT (clk,clr:IN STD_LOGIC。)。 END rtl。 LIBRARY IEEE。139。 END IF。 USE IEEE. 。039。139。139。 END PROCESS。使用EDA工具 QUARTUS II完成各個模塊的編譯和仿真，在計算機上修改和調(diào)整參數(shù)快捷便可以很快找到最佳設(shè)計方案，將所有的功能實體例化為一個系統(tǒng)。顧新 VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計 1999 [15]樊昌信通信原理 1984 [16]王金明 。在此 對 在課程設(shè)計過程中 給過我?guī)椭乃?有同學(xué)及老師表示衷心的感謝。 南昌航空大學(xué)學(xué)士 學(xué)位論文 30 參考文獻(xiàn) [1]劉蕰才遙測遙控系統(tǒng) 20xx [2]房少軍 ,欒秀珍 .數(shù)字微波接力通信系統(tǒng) [M].大連 :大連海事大學(xué)出版社 ,1999. [3] 侯伯亨 ,顧 新 .VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計 [M].西安 :西安電子科技大 學(xué)出版社 ,1999. [4] 陸榮春 .通信原理與技術(shù) [M].上海 :上海大學(xué)出版社 ,20xx. [5].潘松，黃繼業(yè) .EDA 技術(shù)實用教程（第三版） .科學(xué)出版社 . [6]侯曉霞 ,柴洪輝 .C技術(shù)內(nèi)幕 [M].北京 :清華大學(xué)出版社 ,20xx. [7]20xx 年第 1 期車?yán)^海等 :基于 FPGA 的可編程 PCM 采編器的實現(xiàn) [J] [8] 陳建洪 ,李彩芳 ,佘麗貞 . 基于 FPGA 的 PCM 編碼器與解碼器的設(shè)計與實現(xiàn) [J]. 電力系統(tǒng)通信， 20xx， 12:6470. [9] 車?yán)^海 ,王琪 . 基于 FPGA 的可編程 PCM 采編器的實現(xiàn) [J]. 計算機與現(xiàn)代化， 20xx， 1:2427． [10]喻金科 ,徐精華 ,鄒雄 . 基于 FPGA 的可編程 PCM 解調(diào)器的設(shè)計 [J]. 微計算機信息， 20xx，12:137138． [11] Armstrong ,Gray . VHDL Design Representation and Synthesis[J]. Prentice Hall，20xx [12] Altera Corporation. Altera Digital Library[J]. Altera, 20xx [13] 房少軍 。 4 基于 FPGA 的 PCM 采編器系統(tǒng)的實現(xiàn) PCM 采編器系統(tǒng) 程序的仿真 將 24 選 8 數(shù)據(jù)選擇器模塊 (MUX24_8)、 8 選 1 數(shù)據(jù)選擇器模塊 (MUX8_1)、位計數(shù)器模塊 (RPLCONT1)、字計數(shù)器模塊 (RPLCONT2)、譯碼器模塊 (DECODER)和庫文件中的分頻器模塊 (freqdiv)、 D 觸發(fā)器模塊（ DFF）進(jìn)行頂層綜合得到原理圖 ,并進(jìn)行仿真得到波形 . 設(shè)數(shù)據(jù) DATA[7..0]為 、仿真 ,結(jié)果如圖 41 圖 41 頂層文件仿真波形 南昌航空大學(xué)學(xué)士 學(xué)位論文 28 從圖 41 中可看出 , 串行數(shù)據(jù)輸出 DATAOUT 為 1110100001001000 10101101b(E848ADh)。139。039。039。 BEGIN indata=CONV_INTEGER(a)+1。 5） 譯碼器模塊 (DECODER) 的 VHDL 程序 他的作用是對輸入的數(shù)據(jù)進(jìn)行位統(tǒng)計，當(dāng)輸入的數(shù)據(jù)達(dá)到幀長時控制 mux24_8 模塊選擇幀同步碼輸入。139。 ARCHITECTURE rtl OF rplcont2 IS SIGNAL count1: STD_LOGIC_VECTOR(6 DOWNTO 0)。它的作用是每輸出一個數(shù)據(jù)，位計數(shù)器加 1，使得 8 選 1 選擇器輸入加 1，進(jìn)而使mux8_1 輸出下一位數(shù)據(jù)。 END PROCESS。 THEN count1=( others=39。 USE 。 BEGIN count_in_bar(0)=clk。 ENTITY rplcont1 IS PORT(clk,clr:IN STD_LOGIC。EVENT AND clk=39。 ARCHITECTURE rtl OF dffr IS SIGNAL q_in:STD_LOGIC。 END rtl。 ELSIF(sel=010)THEN y=D(1)。 y:OUT STD_LOGIC)。a=10 時，輸出為 10111110 即 ah 當(dāng) sel=bamp。a。 LIBRARY IEEE。碼率 500kb/s，字長為 8 bit,幀長為 128 字 ,幀同步碼為 E848h。數(shù)據(jù)的幀格式由字計數(shù)器、地址譯碼器和數(shù)據(jù)選擇器控制 .當(dāng)字計數(shù)器值為 1 時 ,譯碼器選通幀同步碼高位 ,經(jīng)過 24 選 8 數(shù)據(jù)選擇器后進(jìn)行并 /串轉(zhuǎn)換 ,并經(jīng) D 觸發(fā)器采樣后輸出 。由于遙測系統(tǒng)任務(wù)的多變性 ,所以要求 PCM 遙測設(shè)備具有可編程的特性。為便于比較設(shè)計者可以使用波形編輯器把兩次仿真的結(jié)果重疊起來。主要的配置參數(shù)包括器件類型、管腳的設(shè)置、速率及面積的比重、時間參數(shù)的要求、布線時的設(shè)置等。此時，只運行仿真網(wǎng)絡(luò)表的提取，而不作布局布線，所以，此時的仿真沒有延時信息，所有的延時均為零延時，而且可以預(yù)測所有的信號，對于初步的功能檢測非常方便。 (1)自動錯誤定位 QUARTUS II 的 Message Processor 與 QUARTUS II 的所有應(yīng)用程序通信，可以給出信息 (錯誤、警告等 )。一般而言，如果對系統(tǒng)很了解，并且系統(tǒng)速率較高，或在大系統(tǒng)中對時間特性要求較高的部分，可以采用這種方法。 開發(fā)軟件 QUARTUS II QUARTUS II 簡介 Quartus II 是 Altera 公司提供的 FPGA/CPLD 開發(fā)集成環(huán)境， Altera 是世界上最大的可編程邏輯器件供應(yīng)商之一。 veriIog HDL 和 VHDL 的比較 目前最主要的硬件描述語言是 VHDL 和 Verilog HDL。因此用 VHDL 描述的設(shè)計文件，可用不同的設(shè)計工具。 1987 年 12 月， IEEE 接受 VHDL 為標(biāo)準(zhǔn)的 HDL，這就是IEEESTDl0761987[LRM87]。 1989 年 CADENCE 公司收購了 GDA 公司，使得 VerilogHDL 成為了該公司的獨家專利。 通過模擬，可驗證設(shè)計的正確性；通過綜合，抽象的設(shè)計描述將自動地自上而下地轉(zhuǎn)化為實在的物理設(shè)計邏輯圖、電路圖，直至版圖。 4） MCU、 DSP、 MPU 等嵌入式處理器將成為 FPGA 應(yīng)用的核心。 3） 系統(tǒng)級應(yīng)用 系統(tǒng)級的應(yīng)用是 FPGA 與傳統(tǒng)的計算機技術(shù)結(jié)合，實現(xiàn)一種 FPGA 版的 計算機系統(tǒng) 如用 Xilinx V4, V5 系列的 FPGA，實現(xiàn)內(nèi)嵌 POWER PC CPU, 然后再配合各種外圍功能，實現(xiàn)一個基本環(huán)境，在這個平臺上跑 LINUX 等系統(tǒng)這個系統(tǒng)也就支持各種標(biāo)準(zhǔn)外設(shè)和功能接口（如圖象接口）了這對于快速構(gòu)成FPGA 大型系 統(tǒng)來講是很有幫助的。 可以說， FPGA 芯片 是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一 。 7） 內(nèi)嵌專用硬核 內(nèi)嵌專用硬核是相對底層嵌入的軟核而言的，指 FPGA 處理能力強大的硬核（ Hard Core），等效于 ASIC 電路。第一類是全局布線資源，用于芯片內(nèi)部全局時鐘和全局復(fù)位 /置位的布線；第二類是長線資源，用以完成芯片 Bank 間的高速信號和第二全局時鐘信號的布線；第三類是短線資源，用于完成基本邏輯單元之間的邏輯互連和布線；第四類是分布式的布線資源，用于專有時鐘、復(fù)位等控制信號線。 RAM、 FIFO 是比較普及的概念，在此就不冗述。每個CLB模塊不僅可以用于實現(xiàn)組合邏輯、時序邏輯，還可以配置為分布式 RAM 和分布式 ROM[9]。 外部輸入信號可以通過 IOB 模塊的存儲單元輸入到 FPGA 的內(nèi)部，也可以直接輸入 FPGA 內(nèi)部。廠商也可能會提供便 宜的但是編輯能力差的 FPGA。與傳統(tǒng)邏輯電路和門陣列（如 PAL， GAL 及 CPLD器件）相比， FPGA 具有不同的結(jié)構(gòu)， FPGA 利用小型查找表（ 161RAM ）來實現(xiàn)組合邏輯，每個查找表連接到一個 D 觸發(fā)器的輸入端，觸發(fā)器再來驅(qū)動其他邏輯電路或驅(qū)動 I/O，由此構(gòu)成了即可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到 I/O 模塊。 2）字長 ,幀長和同步碼。遙測作為一門綜合技術(shù)，隨著電子技術(shù)的發(fā)展而迅速發(fā)展，應(yīng)用十分廣泛 。其中 PCM 體制的應(yīng)用更為廣泛。采樣開關(guān)按順序?qū)Ω髀沸盘栄不夭蓸樱纬梢粋€綜合脈沖序列。 南昌航空大學(xué)學(xué)士 學(xué)位論文 2 遙測技術(shù) 基本原理 航空航天遙測系統(tǒng)可分為飛行器遙測設(shè)備 （系統(tǒng)）和地面遙測設(shè)備（系統(tǒng)），前者主要由傳感器、多路組合調(diào)制器、發(fā)射機和天線組成，后者主要由接收機和天線、分路解調(diào)器等組成。 60年代以來，遙測技術(shù)發(fā)展的顯著特點是：遙測設(shè)備的集成化、固態(tài)化、模塊化和計算機化，出現(xiàn)了可編程序遙測和自 適應(yīng)遙測 [2]。南昌航空大學(xué)學(xué)士 學(xué)位論文 1 1 緒論 引言 隨著數(shù)字通信的廣泛應(yīng)用 ,可編程邏輯器件容量、功能的不斷擴大 ,集成電路的設(shè)