數(shù)字邏輯電路(本)(存儲版)
【正文】 行組合電路設(shè)計的基本方法。6試分析下圖所示的同步時序邏輯電路，試寫出該電路的激勵函數(shù)和輸出函數(shù)表達(dá)式，作出狀態(tài)圖和狀態(tài)表，并說明該電路的邏輯功能。amp?！?”7分析下圖所示的脈沖異步時序電路。amp。6什么是相容狀態(tài)，并說明對不完全給定狀態(tài)表化簡過程。5什么是脈沖型異步時序電路，說明其分析和設(shè)計的基本過程，并說明其對輸入的要求。4請說明脈沖型異步時序邏輯電路和電平型異步時序電路對輸入有何要求和限制。3設(shè)計一個一位6進(jìn)制同步計數(shù)器。3設(shè)計一個1011序列檢測器，已知典型輸入輸出序列為： 輸入：0 0 1 0 1 1 0 1 1 1 0 1 0 1 1 1 1 0 輸出：0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 03設(shè)計一個代碼檢測器，電路從低位到高位串行輸入余3碼，當(dāng)輸入出現(xiàn)非法數(shù)字時，電路輸出為0，否則輸出為1。2用加法器設(shè)計一個代碼轉(zhuǎn)換電路，將1位十進(jìn)制數(shù)的余3碼轉(zhuǎn)換成2421碼。當(dāng)且僅當(dāng)該數(shù)被3整除時X=1，當(dāng)且僅當(dāng)該數(shù)被4整除時，Y=1。設(shè)計一個8421BCD碼十進(jìn)制數(shù)對9的變補(bǔ)電路。① F（A、B、C）=∑m（0、7）② F（A、B、C）=∏M（6）③ F（A、B、C、D）=④ F（A、B、C、D）=1假定X = AB代表一個兩位二進(jìn)制正整數(shù)，用“與非”門設(shè)計滿足如下要求的邏輯電路（Y也用二進(jìn)制數(shù)表示）。試寫出下列二進(jìn)制數(shù)的典型Gray碼： （3）（1010001110010101)余3＝（ ）8421BCD 。用邏輯代數(shù)公理和定理證明：① ②⊙③④⑤1將下列函數(shù)轉(zhuǎn)化成為最小項表達(dá)式和最大項表達(dá)式 ①F（A、B、C、D）= ②F（A、B、C）= ③F（A、B、C、D）= ④F（A、B、C、D）=1利用公式法和卡諾圖法化簡下列函數(shù)：① F（A、B、C、D）② F（A、B、C、D）=∑m（1113）③ F（A、B、C、D）=∏M（111
試題試卷相關(guān)推薦
鄂ICP備17016276號-1