數(shù)字邏輯電路教程ppt第2章4mos邏輯門(存儲版)
【正文】 A 圖 229 NMOS與或非門 T2 B T3 C T4 D 工作原理 ? NMOS 與或非門電路中只要 A、 B和 C、D兩組輸入中任一組輸入全為高電平，則串聯(lián)的兩個工作管 TT2或 T T4才能都導(dǎo)通，使電路的輸出為低電平； VDD T5 T1 F A 圖 229 NMOS與或非門 T2 B T3 C T4 D 工作原理 ? 當(dāng)兩組輸入 (A、 B和C、 D)中都有低電平時，則每組串聯(lián)的工作管中必有相應(yīng)的工作管截止，則使電路輸出為高電平。 VDD T2(P) T1(N) vO F vI A S S G G D D 圖 232 CMOS反相器 VDD T2(P) T1(N) vO F vI A S S G G D D 圖 232 CMOS反相器 電源電壓條件 CMOS反相器要求電源電壓大于兩個管子開啟電壓的絕對值之和 ， 即 VDD＞ |VT1|+|VT2|。 原因 :由于 CMOS反相器處于穩(wěn)態(tài)時 ， 無論是輸出高電平還是輸出低電平 ， 其工作管和負(fù)載管必有一個截止而另一個導(dǎo)通 ，因此電源向反相器提供的僅為納安級的漏電流 ， 所以 CMOS反相器的 靜態(tài)功耗非常小 。 ? 電路的輸入和輸出之間是與非邏輯關(guān)系。 AF ? 圖 235 CMOS三態(tài)門 VDD T2(N) F T1(N) T4(P) E A T3(P) ⒌ CMOS傳輸門 ? CMOS傳輸門是邏輯電路的一種基本單元電路，其功能是一種傳輸信號可控開關(guān)電路。 C若 C=10V， =0V且 vI在0～ 7V之間變化時， TN管導(dǎo)通；而 vI在 3～ 10V之間變化時， TP管導(dǎo)通；故 vI在 3～ 7V之間變化時，TN、 TP管均導(dǎo)通 。 TG F A 圖 238 例圖 200kΩ VDD ?而 A=0時，開關(guān)斷開，呈高阻態(tài)。 集成 TTL和 CMOS門的結(jié)構(gòu)和特點 ? 集成邏輯門的輸入級和輸出級都是由三極管組成的邏輯門為 TTL門 。 集成 TTL和 CMOS門的結(jié)構(gòu)和特點 ? TTL門是雙極型數(shù)字集成電路中的一種 。 集成 TTL和 CMOS門的結(jié)構(gòu)和特點 ? TTL門和 CMOS的電路結(jié)構(gòu)不同 。 集成 TTL和 CMOS門的結(jié)構(gòu)和特點 ? “開門電阻 、 關(guān)門電阻 ” 及輸入負(fù)載特性只適用于 TTL門 ， 而不適用于 CMOS門 。 集成 TTL和 CMOS門的結(jié)構(gòu)和特點 ? 由于 CC4000系列門輸出電路為非門 ， 輸出為高電平時 PMOS管導(dǎo)通 ， NMOS管截止 ， 輸出為低電平時 ， PMOS管截止 ，NMOS管導(dǎo)通 ， 所以 ， 無論輸出為高電平還是低電平 ,輸出電阻都為 MOS管的導(dǎo)通電阻 。 ? 而 CMOS門在 VDD=15V時 ， 靜態(tài)電源電流才 1μA。 ? TTL門傳輸延遲時間在幾一幾十納秒 ，CC4O00系列 CMOS門的傳輸延遲時間在幾十一幾百納秒 。 [例 ]試寫出由 TTL門構(gòu)成的邏輯圖如圖所示的輸出 F。 ? 使用 CMOS和 TTL時 ， 不用的輸入端都不得懸空 。 ? 扇出系數(shù)大只表明帶同類門的個數(shù)多 ，而不一定表明輸出電流大 。 集成 TTL和 CMOS門的結(jié)構(gòu)和特點 ? CMOS門的功耗較 TTL門的功耗小很多 。 ? TTL門輸出為低電平時 ， 輸出級的 T5管處干飽和導(dǎo)通狀態(tài) ， 輸出電阻很小 (約在10Ω以內(nèi) )。 集成 TTL和 CMOS門的結(jié)構(gòu)和特點 ? 而 CMOS門的輸入端為 NMOS管和 PMOS管的柵極 (接在一起 )， 當(dāng) CMOS門的輸入端懸空時 ， 不可能在柵一源之間加上電壓 ， 當(dāng)然 MOS管就不會導(dǎo)通 ， 故不能認(rèn)為 CMOS門輸入端懸空邏輯上為 l。 ? 除 CMOS之外 ， MOS電路還有 NMOS和PMOS兩種電路 。 ? CMOS非門由一個 NMOS管和一個 PMOS管構(gòu)成 。 ? 對于與、與非、與或非中的與，根據(jù) A與 1為 A，A與 A為 A，可以將多余輸入端通過電阻接電源，或與有用輸入端并接。 TG F A 圖 238 例圖 200kΩ VDD ? 解： 由模擬開關(guān)的功能知：當(dāng) A=1時 ，開關(guān)接通 。 VDD vI/vO vO/vI TP TN C C (a) 邏輯電路 TG vI/vO vO/vI C C (b)邏輯符號 圖 236 傳輸門 VDD vI/vO vO/vI TP TN C C (a) 邏輯電路 工作條件 設(shè) NMOS管 TN和 PMOS管 TP的開啟電壓絕對值均為 3V，輸入信號電壓的變化范圍在 0～10V之間，加在兩管柵極上的控制信號的高、低電平分別為 10V和0V CC( C=10V， =0V或 C=0V， =10V)。 A是輸入端 ， E是控制端 ， F是輸出端 。 圖中兩個串聯(lián)的NMOS管 T1和 T2為工作管，兩個并聯(lián)的 PMOS管T3和 T4為負(fù)載管。 VDD T2(P) T1(N) vO F vI A S S G G D D 圖 232 CMOS反相器 vI輸入高電平時 ? 由于 T2的截止時相當(dāng)于一個大電阻 ， T1的導(dǎo)通電阻相當(dāng)于一個較小的電阻 ， 所以電源電壓幾乎全部降落在負(fù)載管T2上 ， 使反相器輸出低電平且很低 ， VOL≈0V。 電路組成 如圖 232為 CMOS反相器電路 ， 是由互補的增強型 NMOS管 T1和 PMOS管 T2串聯(lián)組成的 。 VDD T3 T2 F A 圖 227 NMOS與非門 T1 B 工作原理 ? 當(dāng)輸入 A、 B都為高電平時 ，串聯(lián)的兩個工作管 T T2都導(dǎo)
試題試卷相關(guān)推薦
鄂ICP備17016276號-1