數(shù)字邏輯電路(本)-文庫吧資料
2024-08-17 17:16本頁面
【正文】 要求用盡可能少的狀態(tài)數(shù)作出狀態(tài)圖和狀態(tài)表，并用盡可能很少的邏輯門和觸發(fā)器來實現(xiàn)。電路有兩個輸出端Zx，Zy。其中，X，Y為串行輸入。3設(shè)計一個1011序列檢測器，已知典型輸入輸出序列為： 輸入：0 0 1 0 1 1 0 1 1 1 0 1 0 1 1 1 1 0 輸出：0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 0 0 03設(shè)計一個代碼檢測器，電路從低位到高位串行輸入余3碼，當(dāng)輸入出現(xiàn)非法數(shù)字時，電路輸出為0，否則輸出為1。全加器DCCSQyxCP001001111/01/01/00/00/01/00/10/1說明：狀態(tài)變量為y2y1輸入/輸出為x/Z3某同步時序邏輯電路的狀態(tài)圖如下圖所示。試作出該電路的同步時序邏輯電路的原始狀態(tài)表。3某一電路有一個輸入端x和一個輸出端Z。2用加法器設(shè)計一個代碼轉(zhuǎn)換電路，將1位十進制數(shù)的余3碼轉(zhuǎn)換成2421碼。2用兩片138譯碼器設(shè)計一個“四舍五入”電路，該電路輸入為一位十進制的8421碼，當(dāng)其值大于或等于5時輸出F的值為1，否則F的值為0。試用或非門設(shè)計此報警器的控制電路。2試設(shè)計一個水位報警控制器，水位高度用四位二進制數(shù)表示。當(dāng)且僅當(dāng)該數(shù)被3整除時X=1，當(dāng)且僅當(dāng)該數(shù)被4整除時，Y=1。要求用與非門實現(xiàn)該電路。Z2設(shè)計一個組合邏輯電路，其輸入為三位二進制數(shù) A = A2A1A0，輸出也為一個三位二進制數(shù)Y = Y2Y1Y0。2用與非門設(shè)計一個將2421碼轉(zhuǎn)換成8421BCD碼的轉(zhuǎn)換電路。設(shè)計一個8421BCD碼十進制數(shù)對9的變補電路。用“與非”門實現(xiàn)該邏輯電路。1設(shè)計一個能接收兩位二進制Y = y1y0，X = x1x0，并輸出Z = z1z2的邏輯電路。1設(shè)計一個組合電路，輸入為一位并行的8421BCD碼十進制數(shù)，輸出為該一位十進制數(shù)4舍5入的舍入進位。① F（A、B、C）=∑m（0、7）② F（A、B、C）=∏M（6）③ F（A、B、C、D）=④ F（A、B、
試題試卷相關(guān)推薦
鄂ICP備17016276號-1