【正文】 轉(zhuǎn)的細(xì)分方法，即同時改變兩相電流 iA和 iB的大小，使電流合成矢量等幅均勻旋轉(zhuǎn)。 為了對步進(jìn)電機(jī)的相電流進(jìn)行控制，從而達(dá)到細(xì)分步進(jìn)電機(jī)步距角的目的，人們曾設(shè)計了多種步進(jìn)電機(jī)的細(xì)分驅(qū)動電路。甚至還可能由于晶體管的熱擊穿，使電路不能正常工作。這樣， D/A 輸出不同的控制電壓，繞組中將流過不同的電流值。其中， PWM計數(shù)器在脈寬時鐘作用下遞增計數(shù)，產(chǎn)生階梯形上升的周期性的鋸齒波，同時加載到各數(shù)字比較器的一端； PWM 波形 ROM 輸出的數(shù)據(jù)A[3..0]、 B[3..0]、 C[3..0]、 D[3..0]分別加載到各數(shù)字比較器的另一端。 模塊 256， 2560 為步進(jìn)電機(jī)細(xì)分驅(qū)動的 PWM 控制模塊，模塊 2560 則在模塊 256上進(jìn)行片選修改，實(shí)現(xiàn) CS0=0 時，模塊 2560 才啟動 ，同樣達(dá)到步進(jìn)電機(jī) 1 的方向，移動與定位控制。當(dāng) PWM 計 數(shù)器的計數(shù)值大于波形 ROM輸出數(shù)值時，比較器輸出高電平。截取 ROM 中的波形數(shù)據(jù)，部分?jǐn)?shù)據(jù)如下圖 中數(shù)據(jù)所示 中北大學(xué)信息商務(wù)學(xué)院 2020 屆畢業(yè)設(shè)計說明書 第 30 頁 共 32 頁 圖 圖中所示數(shù)據(jù)由高到低位，每兩位十六進(jìn)制數(shù)分別控制四相步進(jìn)電機(jī)的 A、 B、C、 D 相，數(shù)據(jù)擺放順序?yàn)?A— AB— B— BC— C— CD— D— DA，十六進(jìn)制數(shù)據(jù)由 00逐漸加一變化到 7F，再直接跳至 88，共 128 個數(shù)據(jù)，表示步進(jìn)電 機(jī)的各相電流波形上升 128 個臺階，反之則下降 128個臺階。因此實(shí)現(xiàn)了步進(jìn)電機(jī)的 32 細(xì)分控制。 中北大學(xué)信息商務(wù)學(xué)院 2020 屆畢業(yè)設(shè)計說明書 第 32 頁 共 32 頁 5 總結(jié) 該系統(tǒng)以 FPGA 為核心部件，根據(jù)步進(jìn)電機(jī)的工作原理，利用 EDA 技術(shù)實(shí)現(xiàn)了步進(jìn)電機(jī)的細(xì)分驅(qū)動控制。具體的 A相數(shù)據(jù)變化如圖 所示。再經(jīng)過 16 拍從 AB 相轉(zhuǎn)到 B相，依此循環(huán)。波形數(shù)據(jù)為 32 位，共 1024 個 。對于每一相來說，當(dāng)輸出數(shù)據(jù)為 0時，該相電流為 0，當(dāng)輸出數(shù)據(jù)為 1 時，脈寬高電平占一個 PWM 周期的 1/128，當(dāng)輸出數(shù)據(jù)為 2 時，脈寬高電平占一個 PWM 的 2/128，依次類推，當(dāng)輸出數(shù)據(jù)為 128 時，整個 PWM 周期均輸出高電平。 頂層原理圖設(shè)計 頂層設(shè)計由兩個模塊 256 和 2560 組成，分別控制一臺四相步進(jìn)電機(jī)，管腳PWMCLK 為 PWM 計數(shù)器的計數(shù)脈沖， CLK 為波形 ROM 的地址計數(shù)器計數(shù)脈沖，脈沖頻率為 PWMCLK 脈沖頻率的 1/128， CSl， CS0 為步進(jìn)電機(jī)控制片選信號輸入端， CSl=0 時，模塊 256 開始運(yùn)行，控制第一臺步進(jìn)電機(jī)， CS0=0 時，模塊 2560 開始運(yùn)行，控制第二臺步進(jìn)電機(jī) (如要控制多臺步進(jìn)電，可將 cs 設(shè)置成 2 位及兩位中北大學(xué)信息商務(wù)學(xué)院 2020 屆畢業(yè)設(shè)計說明書 第 28 頁 共 32 頁 以上的二進(jìn)制 ) 。圖。 目前，最常用的開關(guān)型步進(jìn)電機(jī)細(xì)分驅(qū)動電路有斬波式和脈 寬調(diào)制 (PWM)式兩種。根據(jù)末級功放管的工作狀態(tài)電機(jī)細(xì)分驅(qū)動電器可分為放大型和開關(guān)型兩種?；蛘哒f，步距角的細(xì)分就是電機(jī)繞組電流的細(xì)分，從而可驅(qū)動步進(jìn)電機(jī)平滑運(yùn)行。當(dāng)轉(zhuǎn)子按照這個規(guī)律轉(zhuǎn)過 N 小步時，實(shí)際相當(dāng)于它轉(zhuǎn)過一個步距角。 如果半步工作狀態(tài) 下每拍前進(jìn)的角度超過控制精度要求，則需要對步距角進(jìn)行更進(jìn)一步的細(xì)分。 )時，電機(jī)的轉(zhuǎn)子轉(zhuǎn)過一個齒距，因此，步進(jìn)電機(jī)的步距角 B? 可表示為 : MBrN?? ? ① 其中， rN 為步進(jìn)電機(jī)的轉(zhuǎn)子齒數(shù)， M? 為步進(jìn)電機(jī)運(yùn)行時兩相鄰穩(wěn)定磁場之間的夾角。當(dāng)改變控制波形表的數(shù)據(jù)、增加 計數(shù)器的位數(shù)，中北大學(xué)信息商務(wù)學(xué)院 2020 屆畢業(yè)設(shè)計說明書 第 23 頁 共 32 頁 提高技術(shù)精度，從而可以對步進(jìn)電機(jī)的步進(jìn)轉(zhuǎn)角進(jìn)行任意細(xì)分，實(shí)現(xiàn)步進(jìn)轉(zhuǎn)角的精確控制。 （ 6）硬件測試 最后是將含有載入了設(shè)計的 FPGA 或 CPLD 的硬件系統(tǒng)進(jìn) 行統(tǒng)一測試，以便最終驗(yàn)證設(shè)計項(xiàng)目在目標(biāo)系統(tǒng)上的實(shí)際工作情況，以排除錯誤，改進(jìn)設(shè)計。利用 HDL 綜合器對設(shè)計進(jìn)行綜合是十分重要的一步，因?yàn)榫C合過程將把軟件設(shè)計的 HDL 描述與硬件結(jié)構(gòu)掛鉤，是將軟件轉(zhuǎn)化為硬件電路的關(guān)鍵步驟，是文字描述與硬件實(shí)現(xiàn)的一座橋梁。 原理圖設(shè)計是一種類似于傳統(tǒng)電子設(shè)計方法的原理圖編輯輸入方式，即在 EDA軟件的圖形編輯界面上繪制能完成特定功能的電路原理圖。 面向 FPGA 的 EDA 開發(fā)流程 完整地了解利用 EDA 技術(shù)進(jìn)行設(shè)計開發(fā)的流程對于正確地選擇和使用 EDA 軟件，優(yōu)化設(shè)計項(xiàng)目，提高設(shè)計效率十分有益。 手工設(shè)計方法主要有以下缺點(diǎn) :復(fù)雜電路的設(shè)計、調(diào)試十分困難。主要將綜合產(chǎn)生的表達(dá)邏輯連接關(guān)系的網(wǎng)表文件，結(jié)構(gòu)具體的目標(biāo)硬件環(huán)境進(jìn)行標(biāo)準(zhǔn)單元調(diào)用、布局、布線和滿足約束條件的結(jié)構(gòu)優(yōu)化配置，即結(jié)構(gòu)綜合。使用邏輯綜合工具將 VHDL 行為級描述轉(zhuǎn)化為機(jī)構(gòu)化的門級電路。這一階段可以利用 VHDL 仿真器 (如 Modelsim)對頂層系統(tǒng)的行為模型進(jìn)行仿真測試，檢查模擬結(jié)果，繼而進(jìn)行修改和完善。此外隨著設(shè)計層次的降低，在低級別上使用高級別的測試包來測試模型也很重要并有效。 應(yīng)用 VHDL 進(jìn)行自頂向下的設(shè)計，就是使用 VHDL 模型在所有綜合級別上對硬件設(shè)計進(jìn)行說明、建模和仿真測試。在這個設(shè)計過程中的任一時刻，最底層目標(biāo)器件的更換，或某些技術(shù)參數(shù)不滿足總體要求，或缺貨，或由于市場競爭的變化，臨時提出降低系統(tǒng)成本，提高運(yùn)行速度等不可預(yù)測的外部因素，都將可能使前面的工作前 功盡棄。具體電路如 所示 1 2 3 4 5 6 7 8 9 10 11 12ABCD121110987654321DCBAT i t l eN u m be r R e v i s i o nS i z eA1D a t e : 1 8 J u n 2 0 08 S he e t o f F i l e : E : \畢業(yè)設(shè)計 \ 9 9\ n e w F P G A 6 . d db D r a w n B y:Adj1Vout22GND3Vin4Vout15U4N C P 55 0 4C11uC21 00 uC31uV C C _3 . 3VV C C _1 . 25 VV C C _5 VD3L E DR 1 02 00123J P 1H E A D E R 3 圖 在硬件電路設(shè)計中，電源是電路能否正常工作的關(guān)鍵環(huán)節(jié)，也是最容易被忽略的環(huán)節(jié)。USBBlaster 支持三種配置模式，即主動串行模式（ AS），被動串行模式（ PS）和邊界掃描模式（ JTAG）。它的正常工作電壓為 。 Altera 采用相同的方法在盡可能小的裸片面積下構(gòu)建了 Cyclone II 系列。 中北大學(xué)信息商務(wù)學(xué)院 2020 屆畢業(yè)設(shè)計說明書 第 12 頁 共 32 頁 圖 FPGA 介紹 FPGA 部分是本系統(tǒng)的核心模塊，承載了所有的數(shù)字電路部分。 ULN2020A 由 7 組達(dá)林頓晶體管陣列和相應(yīng)的電阻網(wǎng)絡(luò)以及鉗位二極管網(wǎng)絡(luò)構(gòu)成，具有同時驅(qū)動 7 組負(fù)載的能力，為單片雙極型大功率高速集成電路。步進(jìn)電機(jī)有一個技術(shù)參數(shù)：空載啟動頻率，即步進(jìn)電機(jī)在空載情況下能夠正常啟動的脈沖頻率，如果脈沖頻率高于該值，電機(jī)不能正常啟動，可能發(fā)生丟步或堵轉(zhuǎn)。常用小型步進(jìn)電機(jī)的實(shí)物如圖 所示。 步進(jìn)電機(jī)是將電脈沖信號轉(zhuǎn)變?yōu)榻俏灰苹蚓€位移的開環(huán)控制元件。 F P G A控 制 器步 進(jìn) 電 機(jī)驅(qū) 動 電 路步 進(jìn) 電 機(jī) 圖 步進(jìn)電機(jī)介紹 自從法拉第發(fā)現(xiàn)電磁感應(yīng)定律后，電機(jī)的出現(xiàn)大大加速了社會的發(fā)展和方便了人們的日常生 活。各部分內(nèi)容安排如下： 第一章：緒論，介紹課題的研究背景及意義、國內(nèi)外研究現(xiàn) 狀和 FPGA 的原理及發(fā)展，并介紹了課題的主要研究內(nèi)容。 由于 FPGA/CPLD 直接面向用戶，具有極大的靈活性和通用性，使用方便，硬件測試和實(shí)現(xiàn)快捷，用以開發(fā)步進(jìn)電機(jī)控制器的效率高，成本低，工作可靠性好。 近幾年隨著微電子集成技術(shù)的迅猛發(fā)展，利用各種可編程邏輯器件特別是 FPGA來構(gòu)成各類電機(jī)控制系統(tǒng)的研究方興未艾。用戶可以根據(jù)不同的配置模式，采用不同的編程方式 。 FPGA 器件的種類很多，按基本結(jié)構(gòu) 來分包括在 PAL 結(jié)構(gòu)基礎(chǔ)上擴(kuò)展的 EPLD， CPLD 和標(biāo)準(zhǔn)門陣列邏輯單元型的 FPGA 器件。并且在速度較高時，由于受到掃描周期的影響，相應(yīng)的控制精度就降低了。通過 PLC 編程輸出一定數(shù)量的方波脈沖，控制步進(jìn)電機(jī)的轉(zhuǎn)角進(jìn)而控制伺服機(jī)構(gòu)的進(jìn)給量，同時通過編程控制脈沖頻率來控制步進(jìn)電機(jī)的轉(zhuǎn)動速度，進(jìn)而控制伺服機(jī)構(gòu)的進(jìn)給速度。環(huán)形分配器其功能由單片機(jī)系統(tǒng)實(shí)現(xiàn)，采用軟 件編程的辦法實(shí)現(xiàn)脈沖的分配因。開環(huán)時，其平穩(wěn)性好，成本低，設(shè)計簡單，但未能實(shí)現(xiàn)高精度細(xì)分。PLC 控制的脈沖驅(qū)動方案等等 。因而，對于步進(jìn)電機(jī)控制的研究也就顯得重要了。比如在數(shù)控系統(tǒng)中就得到廣泛的應(yīng)用。 步進(jìn)電動機(jī)又稱脈沖電動機(jī)或階躍電動機(jī)，國外一般稱為 Steppingmotor、Pu1Semotor 或 stepperServO，其應(yīng)用發(fā)展己有約 80 年的歷史。這些關(guān)系在負(fù)載能力范圍內(nèi)不隨電源電壓、負(fù)載大小、環(huán)境條件等的變化而變化。雖然與發(fā)達(dá)國家相比，我們我國的數(shù)控技術(shù)方面整體發(fā)展水平還比較低，但已中北大學(xué)信息商務(wù)學(xué)院 2020 屆畢業(yè)設(shè)計說明書 第 2 頁 共 32 頁 經(jīng)在我國占有非常重要的地位，并起了很大的作用。原來的步進(jìn)電機(jī)控制系統(tǒng)采用分立元件的控制回路，或者集成電路，不僅調(diào)試安裝復(fù)雜，要消耗大量元器件，而且一旦定型之后，要改變控制方案就一定要重新設(shè)計電路，不利于系統(tǒng)的改進(jìn)升級。由于脈沖控制信號的驅(qū)動能力一般都很弱，因此必須有功率放大驅(qū)動電路。 該方案多通過一些大規(guī)模集成電路來控制其脈沖輸出頻率和脈沖輸出數(shù)，功能相對較單一，如需改變控制方案，必須需重新設(shè)計，因此靈活性不高。(3)單片機(jī)的強(qiáng)大功能使顯示電路、鍵盤電路、復(fù)位電路等外圍電路有機(jī)的組合，大大提高系統(tǒng)的交互性。采用軟件環(huán)形分配器占用 PLC 資源較多，特別是步進(jìn) 電機(jī)繞組相數(shù)大于 4 時，對于大型生產(chǎn)線應(yīng)該予以考慮。 傳統(tǒng)用單片機(jī)控制步進(jìn)電機(jī)雖然成本低廉，然而若在驅(qū)動多個步進(jìn)電機(jī)的情況下，由于單片機(jī)的內(nèi)部產(chǎn)生脈沖的端口或者計算器有限，我們必然需要多個單片機(jī)，這時就涉及到多個單片機(jī)之間的傳輸協(xié)議和步進(jìn)電機(jī)的運(yùn)行配合等問題，另外，成本也隨之上升。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA 的編程無須專用的 FPGA 編程器，只須用中北大學(xué)信息商務(wù)學(xué)院 2020 屆畢業(yè)設(shè)計說明書 第 6 頁 共 32 頁 通用的 EPROM、 PROM 編程器即可。當(dāng)然，如果將所有的控制性能都設(shè)計在一片 FPGA 芯片中，就不得不考慮到成本的問題。 目前， FPGA 的主要發(fā)展動向是：隨著大規(guī)模現(xiàn)場可編程邏輯器件的發(fā)展，系統(tǒng)設(shè)計進(jìn)入 “ 片上可編程系統(tǒng) ” （ SOPC）的新紀(jì)元；芯片朝著高密度、低壓、低功耗方向挺進(jìn)；國際各大公司都在積極擴(kuò)充其 IP 庫，以優(yōu)化的資源更好的滿足用戶的需求，擴(kuò)大市場；特別是引人注目的所謂 FPGA 動態(tài)可重構(gòu)技術(shù)的開拓，將推動中北大學(xué)信息商務(wù)學(xué)院 2020 屆畢業(yè)設(shè)計說明書 第 7 頁 共 32 頁 數(shù)字系統(tǒng)設(shè)計觀念的巨大轉(zhuǎn)變 。還介紹了 FPGA 技術(shù)在步進(jìn)電機(jī)細(xì)分驅(qū)動中的應(yīng)用，以及步進(jìn)電機(jī)細(xì)分驅(qū)動原理。 1950 年后期晶體管的發(fā)明也逐漸應(yīng)用在步進(jìn)電機(jī)上，這對于數(shù)字化的控制變得更為容易。步進(jìn)電機(jī)可以作為一種控制用的特種電機(jī)，利用