【正文】 ..................................... 9 基本顯示功能 ................................................................................................................10 秒鐘模塊 ...........................................................................................................10 分鐘模塊 .............................................................................................................12 時鐘模塊 .............................................................................................................13 日模塊 ................................................................................................................15 月模塊 ................................................................................................................17 年模塊 ................................................................................................................18 陰陽歷顯示 .........................................................................................................20 提醒功能 .......................................................................................................................20 .......................................................................................................20 節(jié)假日提醒 .........................................................................................................21 日程提醒 .............................................................................................................22 時間校對功能 ................................................................................................................23 鬧鈴功能 .......................................................................................................................24 第五章 電路網(wǎng)表和版圖 ............................................................ 26 總電路仿真圖 ................................................................................................................26 總電路網(wǎng)表 ....................................................................................................................26 多功能時鐘芯片版圖 ......................................................................................................27 總結(jié) ............................................................................................................................................29 致謝語 ........................................................................... 30 參考文獻 ......................................................................... 31 附錄 ............................................................................................................................................32 引言 1 引言 Synopsys 公司是一家主導于為集成電路設計方面供應電子設計自動化軟件（ EDA）工具的企業(yè)，它為環(huán)球的電子市場提供了技術領先的驗證平臺與 IC 設計，并著力于復雜芯片上系統(tǒng)（ SOCs）的開發(fā)。以層次化的設計方法，自頂向下進行設計，最終把不同的功能模塊組合到一起，這個過程使用Modelsim 仿真軟件和 synopsys 平臺上的綜合軟件（ Design Compiler）進行設計編譯仿真，最終生成電路網(wǎng)表， 通過網(wǎng)表電路繪制出 電子鐘芯片版圖。它提供約束驅(qū)動時序最優(yōu)化，從速度、面積和功耗等方面來優(yōu)化電路設計，支持平直或?qū)哟位O計；最終得出多種于性能上的報告，從 而在提高設計性能的同時也減少了設計的時間。 synopsys 公司的綜合工具 Design Compiler 是現(xiàn)下比較流行的目前綜合工具，在實踐和設計的過程中，我們將使用這一工具。設計的讀入有兩種方法： analyze 加 elaborate 和 read。這樣的做法在于，要進行實例唯一化，是因為多種電路形式來實現(xiàn)相同模塊的不同實例可以在 DC綜合的過程中使用，這就使得在 uniquify 命令能夠完成實例唯一化的前提下，所看到 DC 中工作的這些實例是一些不相同的設計。這里我們可以采用平面圖編輯器和約束圖編輯器的圖形化界面對時序和管教約束 [2]。時序仿真，就是我們所說的后仿真，體現(xiàn)在電路對特定的工藝環(huán)境的映射下，在對電路的路徑延遲和門延遲做出了考慮并且對電路行為的影響后，從而對電路的行為是否能在一定條件下來滿足設計構(gòu)想的比較過程。代碼覆蓋率 作為保證高質(zhì)量代碼的必要條件，其意義可想而知，但它卻不是充分條件。由仿真波形圖我們可以看出代碼哪里出錯，但是Modelsim 中的波形窗口在大的仿真中有諸多缺陷。一個大型項目中對于 Debussy 的引進，至少提高了 3倍的調(diào)試效率。 而基于 Modelsim 和 Design Compiler 的數(shù)字電子鐘 ，其都是 在軟件 上 操作的， 所以成本 很低， 且數(shù)字系統(tǒng)的設計采用自頂向下、由粗到細 , 逐步分解的設計方法。 設計出現(xiàn)誤差時 ,可第三章：時鐘芯片設計方案 8 以用校時電路即 set 端口進行校正。判斷是否符合預置校對時間信號 jiaodui 為高電平。139。 end if。 圖 43 秒鐘模塊網(wǎng)表電路 當時間從 59s到 0s跳轉(zhuǎn)時， c0自動跳變?yōu)?1，此時 c0 為分鐘脈沖 第四章：時鐘芯片各模塊的設計及仿真 12 在 Design Compiler 工具下將秒鐘模塊的 VHDL 語言描述的電路轉(zhuǎn)換為工藝庫器件從而生成了秒模塊網(wǎng)表電路。c1=39。而每當q0為 59，期間 c1（計數(shù)時的時鐘）為高電平，否則為低電平。 c22=c22+1。 end PROCESS。 日模塊 代碼： u4: process(c2,q) begin if(c239。039。由圖片可以看出，這是一個初值為 25 的日模塊，當時間為 30d 并且上升沿到來時自動跳轉(zhuǎn)為 1，并且計數(shù)月的時鐘 c3跳變?yōu)楦唠娖健?39。 end。139。由圖片可以看出，這是一個初值為 2020 的年模塊，當從月模塊那邊傳來的時鐘 c4到來時，年模塊自動加 1。 nian2=nian1。) then q = q+1。 q3=q。 end if。 end if。139。 end process。 elsif ( timing =39。 鬧鈴時間設置為 8點 10分，只有 timing開啟了鬧鈴才會響 第五章：電路網(wǎng)表和版圖 26 第五章 電路網(wǎng)表和版圖 總電路仿真圖 圖 51 總電路仿真圖 總電路網(wǎng)表 經(jīng)過時序約束后生成的網(wǎng)表電路 第五章：電路網(wǎng)表和版圖 27 圖 52 總電路網(wǎng)表 低功耗設計的方法有四種。在繪制過程中按照設計規(guī)則進行版圖設計，要注意使版圖面積控制在 150um*150um 面積內(nèi)，最后版圖的面積為 145um*142um。 運用 VHDL 語言來實現(xiàn)電子時鐘，僅僅是多種設計途徑的一種。老師給予我的鼓勵是巨大的，正因為如此，我才能一路走到現(xiàn)在，堅持到現(xiàn)在。 c0:out std_logic)。139。 end。 end 。 else q = q+1。 時鐘模塊： library ieee。 end 。 If(c22%2=0) then c2=39。 q2=q。 q3:out integer)。139。 end。 end 。 else q = q+1。 年模塊： library ieee。 architecture a of year is signal q: integer:=2020。 end。 yuen:out integer range 1 to 12。 signal rom:nong:=( (01010111101001010000000),(01101111101001000000100),(01011101010010100001000),(00110110。 yue:in integer range 1 to 13 。 end PROCESS。 q3:out integer)。 q4=q。 c4=39。 c4:out std_logic。 end PROCESS。) then if q=30 then q=1 。 jiaodui:in std_logic。 end if。) then if q=12 then q=1 。 c2:out std_logic。 q1=q。 c1=39。 c1:out std_logic。 end PROCESS。) then if q=59 then q=0 。 jiaodui:in std_logic。不僅僅在面對面的交流，更于實際的操作過程中，遇到問題時于手機與老師進行線上的交流。而面對電池電量不足或其他原因帶來的時間不準確的問題，我們的時間校對功能彌補了在這些方面的不足，讓時間隨時校對核準。繪制版圖的過程中，必須要遵循一定的設計規(guī)則，主要包括圖層的一些基本要求，以及不同圖層之間的關系，例如金屬的最小寬度，金屬上放置接線孔時，必須有多少的覆蓋等問題。 代碼解釋：當敏感信號 (timing,q2,q1)變化時運行此模塊進程，當鬧鈴信號 timing 為高電平的時