【正文】 ..................................... 9 基本顯示功能 ................................................................................................................10 秒鐘模塊 ...........................................................................................................10 分鐘模塊 .............................................................................................................12 時(shí)鐘模塊 .............................................................................................................13 日模塊 ................................................................................................................15 月模塊 ................................................................................................................17 年模塊 ................................................................................................................18 陰陽(yáng)歷顯示 .........................................................................................................20 提醒功能 .......................................................................................................................20 .......................................................................................................20 節(jié)假日提醒 .........................................................................................................21 日程提醒 .............................................................................................................22 時(shí)間校對(duì)功能 ................................................................................................................23 鬧鈴功能 .......................................................................................................................24 第五章 電路網(wǎng)表和版圖 ............................................................ 26 總電路仿真圖 ................................................................................................................26 總電路網(wǎng)表 ....................................................................................................................26 多功能時(shí)鐘芯片版圖 ......................................................................................................27 總結(jié) ............................................................................................................................................29 致謝語(yǔ) ........................................................................... 30 參考文獻(xiàn) ......................................................................... 31 附錄 ............................................................................................................................................32 引言 1 引言 Synopsys 公司是一家主導(dǎo)于為集成電路設(shè)計(jì)方面供應(yīng)電子設(shè)計(jì)自動(dòng)化軟件（ EDA）工具的企業(yè)，它為環(huán)球的電子市場(chǎng)提供了技術(shù)領(lǐng)先的驗(yàn)證平臺(tái)與 IC 設(shè)計(jì)，并著力于復(fù)雜芯片上系統(tǒng)（ SOCs）的開(kāi)發(fā)。以層次化的設(shè)計(jì)方法，自頂向下進(jìn)行設(shè)計(jì)，最終把不同的功能模塊組合到一起，這個(gè)過(guò)程使用Modelsim 仿真軟件和 synopsys 平臺(tái)上的綜合軟件（ Design Compiler）進(jìn)行設(shè)計(jì)編譯仿真，最終生成電路網(wǎng)表， 通過(guò)網(wǎng)表電路繪制出 電子鐘芯片版圖。它提供約束驅(qū)動(dòng)時(shí)序最優(yōu)化，從速度、面積和功耗等方面來(lái)優(yōu)化電路設(shè)計(jì)，支持平直或?qū)哟位O(shè)計(jì)；最終得出多種于性能上的報(bào)告，從 而在提高設(shè)計(jì)性能的同時(shí)也減少了設(shè)計(jì)的時(shí)間。 synopsys 公司的綜合工具 Design Compiler 是現(xiàn)下比較流行的目前綜合工具，在實(shí)踐和設(shè)計(jì)的過(guò)程中，我們將使用這一工具。設(shè)計(jì)的讀入有兩種方法： analyze 加 elaborate 和 read。這樣的做法在于，要進(jìn)行實(shí)例唯一化，是因?yàn)槎喾N電路形式來(lái)實(shí)現(xiàn)相同模塊的不同實(shí)例可以在 DC綜合的過(guò)程中使用，這就使得在 uniquify 命令能夠完成實(shí)例唯一化的前提下，所看到 DC 中工作的這些實(shí)例是一些不相同的設(shè)計(jì)。這里我們可以采用平面圖編輯器和約束圖編輯器的圖形化界面對(duì)時(shí)序和管教約束 [2]。時(shí)序仿真，就是我們所說(shuō)的后仿真，體現(xiàn)在電路對(duì)特定的工藝環(huán)境的映射下，在對(duì)電路的路徑延遲和門(mén)延遲做出了考慮并且對(duì)電路行為的影響后，從而對(duì)電路的行為是否能在一定條件下來(lái)滿足設(shè)計(jì)構(gòu)想的比較過(guò)程。代碼覆蓋率 作為保證高質(zhì)量代碼的必要條件，其意義可想而知，但它卻不是充分條件。由仿真波形圖我們可以看出代碼哪里出錯(cuò)，但是Modelsim 中的波形窗口在大的仿真中有諸多缺陷。一個(gè)大型項(xiàng)目中對(duì)于 Debussy 的引進(jìn)，至少提高了 3倍的調(diào)試效率。 而基于 Modelsim 和 Design Compiler 的數(shù)字電子鐘 ，其都是 在軟件 上 操作的， 所以成本 很低， 且數(shù)字系統(tǒng)的設(shè)計(jì)采用自頂向下、由粗到細(xì) , 逐步分解的設(shè)計(jì)方法。 設(shè)計(jì)出現(xiàn)誤差時(shí) ,可第三章：時(shí)鐘芯片設(shè)計(jì)方案 8 以用校時(shí)電路即 set 端口進(jìn)行校正。判斷是否符合預(yù)置校對(duì)時(shí)間信號(hào) jiaodui 為高電平。139。 end if。 圖 43 秒鐘模塊網(wǎng)表電路 當(dāng)時(shí)間從 59s到 0s跳轉(zhuǎn)時(shí)， c0自動(dòng)跳變?yōu)?1，此時(shí) c0 為分鐘脈沖 第四章：時(shí)鐘芯片各模塊的設(shè)計(jì)及仿真 12 在 Design Compiler 工具下將秒鐘模塊的 VHDL 語(yǔ)言描述的電路轉(zhuǎn)換為工藝庫(kù)器件從而生成了秒模塊網(wǎng)表電路。c1=39。而每當(dāng)q0為 59，期間 c1（計(jì)數(shù)時(shí)的時(shí)鐘）為高電平，否則為低電平。 c22=c22+1。 end PROCESS。 日模塊 代碼： u4: process(c2,q) begin if(c239。039。由圖片可以看出，這是一個(gè)初值為 25 的日模塊，當(dāng)時(shí)間為 30d 并且上升沿到來(lái)時(shí)自動(dòng)跳轉(zhuǎn)為 1，并且計(jì)數(shù)月的時(shí)鐘 c3跳變?yōu)楦唠娖健?39。 end。139。由圖片可以看出，這是一個(gè)初值為 2020 的年模塊，當(dāng)從月模塊那邊傳來(lái)的時(shí)鐘 c4到來(lái)時(shí)，年模塊自動(dòng)加 1。 nian2=nian1。) then q = q+1。 q3=q。 end if。 end if。139。 end process。 elsif ( timing =39。 鬧鈴時(shí)間設(shè)置為 8點(diǎn) 10分，只有 timing開(kāi)啟了鬧鈴才會(huì)響 第五章：電路網(wǎng)表和版圖 26 第五章 電路網(wǎng)表和版圖 總電路仿真圖 圖 51 總電路仿真圖 總電路網(wǎng)表 經(jīng)過(guò)時(shí)序約束后生成的網(wǎng)表電路 第五章：電路網(wǎng)表和版圖 27 圖 52 總電路網(wǎng)表 低功耗設(shè)計(jì)的方法有四種。在繪制過(guò)程中按照設(shè)計(jì)規(guī)則進(jìn)行版圖設(shè)計(jì)，要注意使版圖面積控制在 150um*150um 面積內(nèi)，最后版圖的面積為 145um*142um。 運(yùn)用 VHDL 語(yǔ)言來(lái)實(shí)現(xiàn)電子時(shí)鐘，僅僅是多種設(shè)計(jì)途徑的一種。老師給予我的鼓勵(lì)是巨大的，正因?yàn)槿绱耍也拍芤宦纷叩浆F(xiàn)在，堅(jiān)持到現(xiàn)在。 c0:out std_logic)。139。 end。 end 。 else q = q+1。 時(shí)鐘模塊： library ieee。 end 。 If(c22%2=0) then c2=39。 q2=q。 q3:out integer)。139。 end。 end 。 else q = q+1。 年模塊： library ieee。 architecture a of year is signal q: integer:=2020。 end。 yuen:out integer range 1 to 12。 signal rom:nong:=( (01010111101001010000000),(01101111101001000000100),(01011101010010100001000),(00110110。 yue:in integer range 1 to 13 。 end PROCESS。 q3:out integer)。 q4=q。 c4=39。 c4:out std_logic。 end PROCESS。) then if q=30 then q=1 。 jiaodui:in std_logic。 end if。) then if q=12 then q=1 。 c2:out std_logic。 q1=q。 c1=39。 c1:out std_logic。 end PROCESS。) then if q=59 then q=0 。 jiaodui:in std_logic。不僅僅在面對(duì)面的交流，更于實(shí)際的操作過(guò)程中，遇到問(wèn)題時(shí)于手機(jī)與老師進(jìn)行線上的交流。而面對(duì)電池電量不足或其他原因帶來(lái)的時(shí)間不準(zhǔn)確的問(wèn)題，我們的時(shí)間校對(duì)功能彌補(bǔ)了在這些方面的不足，讓時(shí)間隨時(shí)校對(duì)核準(zhǔn)。繪制版圖的過(guò)程中，必須要遵循一定的設(shè)計(jì)規(guī)則，主要包括圖層的一些基本要求，以及不同圖層之間的關(guān)系，例如金屬的最小寬度，金屬上放置接線孔時(shí)，必須有多少的覆蓋等問(wèn)題。 代碼解釋?zhuān)寒?dāng)敏感信號(hào) (timing,q2,q1)變化時(shí)運(yùn)行此模塊進(jìn)程，當(dāng)鬧鈴信號(hào) timing 為高電平的時(shí)