【正文】 確定綜合方式、目標器件、綜合強度、多層保持選擇、優(yōu)化目標等設置后，即可進行綜合與優(yōu)化。從廣義上講，設計驗證包括功能與時序仿真和電路驗證。布局與布線，布局是指從映射取出定義的邏輯和輸入輸出塊，并把它們分配到FPGA內部的物理位置，通?；谀撤N先進的算法，如最小分割、模擬退火和一般的受力方向張弛等來完成；布線是指利用自動布線軟件使用布線資源選擇路徑試著完成所有的邏輯連接[13]。 在設計實現(xiàn)過程中，在映射后需要對一個設計的實際功能塊的延時和估計的布線延時進行時序分析；而在布局布線后，也要對實際布局布線的功能塊延時和實際布線延時進行靜態(tài)時序分析。 在綜合與時序仿真過程中交互使用PrimeTime進行時序分析，滿足設計要求后即可進行FPGA芯片投片前的最終物理驗證。本章主要描述了在設計中用到的軟件部分，主要介紹了VHDL硬件編程語言和QUARTUS II軟件，并介紹了基于VHDL綜合的FPGA設計流程。在核心板上有兩個撥碼開關，這兩個撥碼開關組合，正好可以產(chǎn)生四種狀態(tài)，所以用兩個撥碼開關就足可以滿足設計要求。再取一個按鍵控制輸出信號的幅值，這個按鍵控制著一個從0到9的計數(shù)器，當主控模塊檢測到按鍵按下時計數(shù)器加1，最后將計數(shù)的結果轉換成四位二進制數(shù)輸出到下一個模塊。仿真結果如圖43。圖44 主控模塊符號波形發(fā)生模塊實際上是一個只讀存儲器，它存儲了正弦波、三角波、方波、鋸齒波四組數(shù)據(jù)的每組256個采樣值，每個采樣值都是一個八位二進制數(shù)，輸出給TCL5620驅動模塊。波形發(fā)生模塊共能產(chǎn)生四種波形，分別對四種波形進行仿真，仿真結果如下圖： 圖45幅值為5檔時的方波仿真圖圖46 幅值為5檔時的正弦波仿真圖 圖47幅值為6檔時的三角波仿真圖圖48幅值為7檔時的鋸齒波仿真圖四幅圖片對比可以發(fā)現(xiàn)，當waveform改變時，相應的輸出的數(shù)據(jù)也隨之改變。主控模塊的控制頻率的按鍵被按下，其對應的計數(shù)器的值會改變，相應的輸出的四位二進制數(shù)也會改變。液晶共只需顯示十個字符，當寫入了這10個數(shù)據(jù)后，馬上再進行下一個循環(huán)會使顯示不清晰，所以在執(zhí)行完一次循環(huán)后，會有一段緩沖時間，此時LCD_EN為低電平。所以該模塊的主要功能就是按照一定的時序將并行數(shù)據(jù)轉化成串行數(shù)據(jù)逐bit的輸出給TLC5620。如圖415。clk、dataload、ldac為輸出給TLC5620的數(shù)據(jù)，根據(jù)幅值計算公式，現(xiàn)在TLC5620的data1輸出的第一個數(shù)據(jù)為150，換算成二進制為10010110。當這五個命令寫入后，LCD1602開始處理要顯示的數(shù)據(jù)，如圖中所示，要顯示的數(shù)據(jù)為43A、3333A333A、35，參照1602液晶模塊內部的字符發(fā)生存儲器點陣字符圖形顯示對照表可以，現(xiàn)在液晶屏幕上顯示的應為F::5，也就是表明現(xiàn)在波形發(fā)生器輸出的是幅值檔次為5。當對應按鍵按下時，方波發(fā)生器輸出波形的頻率按對應基數(shù)增長1，如按下十位對應的按鍵，則頻率就在原來的基礎上增加10Hz。復位按鍵最為簡單，當復位按鍵按下時，波形的頻率瞬時變?yōu)?。要求該發(fā)生器可以產(chǎn)生方波、三角波、正弦波等波形，并且該波形發(fā)生器輸出的波形頻率可以調節(jié)和顯示。TLC5620驅動模塊是按照狀態(tài)機的時序控制，將并行數(shù)據(jù)轉換成串行數(shù)據(jù)逐一的輸出出去。他們踏實求學、勤奮刻苦的精神不斷地鼓勵我奮勇前進。采用純單片機的方法雖便于控制但又難以達到很高的精度要求。在以上程序基礎上，對應LCD1602編寫其驅動程序，使TCL5602產(chǎn)生的波的頻率和波形等信息顯示在液晶屏上。（4）利用VHDL語言編寫波形發(fā)生程序，實現(xiàn)波形發(fā)生器的基本功能（5）學習LCD1602相關知識，顯示產(chǎn)生波的頻率。 49附錄2 附錄2燕 山 大 學本科畢業(yè)設計（論文）文獻綜述課題名稱：基于TCL5620的 FPGA波形發(fā)生器設計 學院（系）：里仁學院電子工程系 年級專業(yè)：09級通信工程3班學生姓名： 張云龍 指導教師： 閆盛楠 完成日期： 47附錄2 一、課題國內外現(xiàn)狀　隨著EDA技術的發(fā)展，使用硬件語言設計PLD/FPGA成為一種趨勢。隨著技術的發(fā)展，現(xiàn)在的信號發(fā)生器一般都是采用DDS合成技術的任意波形發(fā)生器，主要是采用DSP來合成波形，再通過DAC產(chǎn)生模擬信號輸出)。第四、磁盤驅動器仿真――磁盤驅動器產(chǎn)生的同步數(shù)字和模擬信號可由任意波形發(fā)生器仿真，用于讀/寫數(shù)據(jù)的測試。在保證信號發(fā)生器的穩(wěn)定性、頻率范圍、幅值范圍等指標的同時，實現(xiàn)對輸出信號的頻率、相位和幅值的數(shù)字控制是現(xiàn)代信號發(fā)生器的發(fā)展方向。調節(jié)波形時，只要選擇相應的rom即可。采樣數(shù)據(jù)方法有很多，既可以應用MATLAB編程產(chǎn)生，也可以應用C/C++語言編程產(chǎn)生。在數(shù)碼管上顯示時，波形用0，1，2代替，分別對應方波，正弦波，三角波。 目前已完成任務情況設計的頂層共由幾個模塊組成，分別為波形發(fā)生模塊（generates），dac驅動模塊(dac)，64位計數(shù)器模塊（counter64），主控制模塊（sss），顯示模塊（display）。由于任意波形發(fā)生器的仿真功能越來越完善，已成為通信、雷達、導航、超聲、自動測量等復雜波形的信號源。第三、微機電系統(tǒng)的驅動――微機電系統(tǒng)有機械、光學、電學的多種信號，需要幾臺任意波形發(fā)生器仿真激勵和執(zhí)行機構的復雜信號，信號之間有嚴格的定時關系。第一、雷達信號仿真――雷科公司的任意波形發(fā)生器有調幅、調頻和脈沖三組輸出，組合調制信號輸入微波信號發(fā)生器產(chǎn)生復雜的雷達信號模式，用于仿真飛行器的雷達信令。但采用該方法所需的外圍電路模塊多且較為復雜，不利于控制和問題的檢查。第四階段（13—16周）：完成本課題的基本要求，下載到開發(fā)板進行調試，完成其功能。（3）學習VHDL語言，并能編寫簡單的程序。擬解決的主要問題：在Quartus II軟件中，實現(xiàn)簡單的程序運行，熟悉軟件的操作流程。對于利用FPGA方式來設計的波形發(fā)生器來說，采用傳統(tǒng)的模擬振蕩電路構成的波形發(fā)生器產(chǎn)生的信號頻率精度低，不僅成本高，外圍電路復雜，易受外界干擾，而且調試困難，不便于調控，實現(xiàn)的性能指標也不理想。從課題的理論研究到程序的編寫，以及論文的撰寫閆老師都耐心指導，給了我很大的幫助。在設計主控模塊中，主要解決了按鍵消抖問題。在設計成果中，首先將分模塊組合成的完整原理圖成為最終的軟件設計成果，然后進行了仿真，并對仿真波形進行了分析，最后將程序下載到FPGA開發(fā)板上進行實現(xiàn)，給出了硬件成果圖，并進行了說明。顯示器上對應也有0到9的變化。接下來的八個按鍵中，前六個控制的是產(chǎn)生波形的頻率。 圖418 輸出給LCD1602的信號波形圖如圖421，data、en、rs、rw為輸出給LCD1602的數(shù)據(jù)，en每來一個下降沿，data就向LCD1602中輸入一個數(shù)據(jù)。Switch外接的是撥碼開關，現(xiàn)在其值為1，則代表現(xiàn)在的輸出波形是方波。 圖414 TLC5620驅動模塊符號圖415 頂層原理圖創(chuàng)建block文件，做為波形發(fā)生器的頂層文件，將設計生成主控模塊、波形發(fā)生模塊、TLC5620驅動模塊和LCD1602顯示模塊的元件符號進行連接。DAC轉化模塊是TLC5620的驅動模塊。當這五個命令寫入后，LCD1602開始接收液晶模塊內部的字符發(fā)生存儲器的地址，將地址內存儲的圖形在LCD1602中顯示出來。由于LCD1602每次使用都需要初始化，所以狀態(tài)機總是循環(huán)控制著向LCD1602中寫入五條指令，然后寫入要顯示的字符，如此類推。就可完成波形發(fā)生模塊的功能了。經(jīng)過分析主控模塊的仿真波形圖，可以初步確定，主控模塊的程序的正確性。在其他按鍵變化時，相對應的也會造成一些輸出數(shù)據(jù)的變化，同理，在顯示驅動模塊中將這些變化的數(shù)據(jù)轉換成有意義的內容，就可將其輸出到LCD1602中，進行顯示了。主控模塊需要讀出按鍵或撥碼開關的變化，來要實現(xiàn)對輸出信號的波形、幅度、頻率的以及LCD1602顯示內容的控制。所以選擇六個按鍵，分別控制頻率中千位、百位、十位、個位、十分位、百分位中的一位，進行對頻率精確控制。 將位流文件下載到FPGA器件內部后進行實際器件的物理測試即為電路 23驗證，當?shù)玫秸_的驗證結果后就證明了設計的正確性。利用此軟件查看關鍵路徑或設計者感興趣的通路的時序，并對其進行分析，再次對原來的設計進行時序結束，可以提高工作主頻或減少關鍵路徑的延時。因其支持增量設計，可以使其重復多次布線，且每次布線利用上一次布線信息以使布線更優(yōu)或達到設計目標。轉換，將多個設計文件進行轉換并合并到一個設計庫文件中。綜合完成后可以輸出報告文件，列出綜合狀態(tài)與綜合結果，如資源使用情況、綜合后層次信息等。 FPGA Compiler II是一個完善的FPGA邏輯分析、綜合和優(yōu)化工具，它從HDL形式未優(yōu)化的網(wǎng)表中產(chǎn)生優(yōu)化的網(wǎng)表文件，包括分析、綜合和優(yōu)化三個步驟。進而成為系統(tǒng)設計領域最佳的硬件描述語言。用戶可以采用LogicLock增量設計方法，用戶可建立并優(yōu)化系統(tǒng)，然后添加對原始系統(tǒng)的性能影響較小或無影響的后續(xù)模塊。此外，QuartusII通過和DSPBuilder工具與Matlab/Simulink相結合，可以方便地實現(xiàn)各種DSP應用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設計、嵌入式軟件開發(fā)、可編程邏輯設計于一體，是一種綜合性的開發(fā)平臺。符合市場需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現(xiàn)。而且易于共享和復用。而描述既可以采用行為描述、寄存器傳輸描述或結構描述，也可以采用三者混合的混合級描述。它具有多層次的設計描述功能，層層細化，最后可直接生成電路級描述。 圖27 TLC5620與FPGA連接圖本章詳細介紹了FPGA工作原理，并對這次設計使用的開發(fā)板進行了簡要的介紹。 表21 引腳及對應的序號功能引腳及對應的序號功能如上表，四個通道都采用其作為基準源，輸入5V電壓不輸出電壓都經(jīng)過濾波，保證精度。當引腳出現(xiàn)高電平時，即使有數(shù)字被讀入串行口也不會對DAC的輸出迚行更新。11位的命令字包括8位數(shù)據(jù)位，2位DAC選擇位和1位范圍位，后者用來選擇輸出范圍是1倍還是2倍。 PERI24DI外設板含有一個LM75溫度傳感器，一個PCF8563實時時鐘，一個TLC549 AD轉換器，一個TLC5620 DA轉換器，2個PS2接口，一個256色VGA接口，一個RS232串口，一個可調電位器，一個外部電源接口和一個電源指示燈。AC 還作為光標和閃爍的位置地址指針，指示當前光標和閃爍的位置地址。R/W 分別控制是讀寫，對于寫，則 R/W 應該保持為低電平。這些輸入輸出外設是任一個實驗都不可或缺的。而且主板采用EPCS4的配置芯片，足夠學習研究使用，而且盡可能的將芯片的管腳節(jié)省了出來，用來接插外設板，使板子的擴展功能更加強大。查找表是這樣實現(xiàn)的：首先 FPGA 開發(fā)軟件會自動計算邏輯電路的所有可能的結果，然后把結果事先寫入查找表中，F(xiàn)PGA工作時，輸入信號所進行的邏輯運算就等于輸入一個地址進行查表，找出地址對應的內容后輸出，即實現(xiàn)了該邏輯功能。5 第2章 系統(tǒng)硬件第2章 系統(tǒng)硬件 FPGA基本原理現(xiàn)場可編程門陣列（Field Programmable Gate Arrays，F(xiàn)PGA）是一種可編程使用的信號處理器件，用戶可通過改變配置信息對其功能進行定義，以滿足設計需求。通過對本設計項目的研究，可以掌握EDA設計流程，提高工程實踐能力。同時，基于大規(guī)模可編程邏輯器件的EDA(電子設計自動化)硬件解決方案也被廣泛采用。就日前國內的成熟產(chǎn)品來看，多為一些PC儀器插卡，獨立的儀器和VXI系統(tǒng)的模塊很少，并且我國目前在波形發(fā)生器的種類和性能都與國外同類產(chǎn)品存在較大的差距，因此加緊對這類產(chǎn)品的研制顯得迫在眉睫。 早在1978年，由美國Wavetek公司和日本東亞電波工業(yè)公司公布了最高取樣頻率為5MHz，可以形成256點（存儲長度）波形數(shù)據(jù)，垂直分辨率為8bit，主要用于振動、醫(yī)療、材料等領域的第一代高性能信號源，經(jīng)過將近30年的發(fā)展，伴隨著電子元器件、電路、及生產(chǎn)設備的高速化、高集成化，波形發(fā)生器的性能有了飛速的提高。 波形發(fā)生器與VXI資源結合。傳統(tǒng)的波形發(fā)生器采用專用芯片，成本高，控制方式不靈活。它的應用不僅使得數(shù)字電路系統(tǒng)的設計非常方便，并且還大大縮短了系統(tǒng)研制的周期，縮小了數(shù)字電路系統(tǒng)的體積和所用芯片的品種。90年代末，出現(xiàn)幾種真正高性能、高價格的函數(shù)發(fā)生器、但是HP公司推出了型號為HP770S的信號模擬裝置系統(tǒng)，它由HP8770A任意波形數(shù)字化和HP1776A波形發(fā)生軟件組成。直到1964年才出現(xiàn)了第一臺全晶體管的信號發(fā)生器。函數(shù)波形發(fā)生器具有連續(xù)的相位變換、和頻率穩(wěn)定性等優(yōu)點，不僅可以模擬各種復雜信號，還可對頻率、幅值、相移、波形進行動態(tài)、及時的控制，并能夠與其它儀器進行通訊，組成自動測試系統(tǒng)，因此被廣泛用于自動控制系統(tǒng)、震動激勵、通訊和儀器儀表領域。在70年代前，信號發(fā)生器主要有兩類：正弦波和脈沖波，而函數(shù)發(fā)生器介于兩類之間，能夠提供正弦波、余弦波、方波、三角波、上弦波等幾種常用標準波形，產(chǎn)生其它波形時，需要采用較復雜的電路和機電結合的方法。到了二十一世紀，隨著集成電路技術的高速發(fā)展，出現(xiàn)了多種工作頻率可過GHz的DD