【正文】 for Current File 生成波形發(fā)生模塊的符號如下： 圖49 波形發(fā)生模塊符號顯示驅(qū)動模塊是FPGA與LCD1602的接口，顯示驅(qū)動模塊直接控制LCD1602的工作。波形發(fā)生模塊共能產(chǎn)生四種波形，分別對四種波形進行仿真，仿真結(jié)果如下圖： 圖45幅值為5檔時的方波仿真圖圖46 幅值為5檔時的正弦波仿真圖 圖47幅值為6檔時的三角波仿真圖圖48幅值為7檔時的鋸齒波仿真圖四幅圖片對比可以發(fā)現(xiàn)，當waveform改變時，相應的輸出的數(shù)據(jù)也隨之改變。對波形的采樣有許多方法，這次設(shè)計中采用的是，利用EXCEL對數(shù)據(jù)的高效處理能力進行采樣。圖44 主控模塊符號波形發(fā)生模塊實際上是一個只讀存儲器，它存儲了正弦波、三角波、方波、鋸齒波四組數(shù)據(jù)的每組256個采樣值，每個采樣值都是一個八位二進制數(shù)，輸出給TCL5620驅(qū)動模塊。key[1]控制著幅值，每當key[1]被按下時，fuzhi就加1，直到加到9時才變?yōu)?，重新累加。仿真結(jié)果如圖43。 圖43主控模塊仿真波形圖頻率的控制，就是對分頻器分頻參數(shù)的控制，系統(tǒng)時鐘為50MHz，輸出信號每個周期為256個采樣點，由于VHDL語言規(guī)范的限制，為了保證輸出結(jié)果更加精確，在設(shè)計中將頻率參數(shù)擴大了一百倍，所以輸出信號的頻率為系統(tǒng)時鐘頻率與采樣點的比值，再比上控制頻率的參數(shù)再比上一百。再取一個按鍵控制輸出信號的幅值，這個按鍵控制著一個從0到9的計數(shù)器，當主控模塊檢測到按鍵按下時計數(shù)器加1，最后將計數(shù)的結(jié)果轉(zhuǎn)換成四位二進制數(shù)輸出到下一個模塊。所以只需要簡單的介入一個按鍵就可以控制復位。在核心板上有兩個撥碼開關(guān)，這兩個撥碼開關(guān)組合，正好可以產(chǎn)生四種狀態(tài)，所以用兩個撥碼開關(guān)就足可以滿足設(shè)計要求。保留兩位小數(shù)。本章主要描述了在設(shè)計中用到的軟件部分，主要介紹了VHDL硬件編程語言和QUARTUS II軟件，并介紹了基于VHDL綜合的FPGA設(shè)計流程。使用電纜下載時有多種下載方式，如對Xilinx公司的FPGA下載可以使用JTAG Programmer、Hardware Programmer、PROM Programmer三種方式，而對Altera公司的FPGA可以選擇JTAG方式或Passive Serial方式。 在綜合與時序仿真過程中交互使用PrimeTime進行時序分析，滿足設(shè)計要求后即可進行FPGA芯片投片前的最終物理驗證。Synopsys公司的PrimeTime是一個很好的時序分析工具，利用它可以達到更好的效果。 在設(shè)計實現(xiàn)過程中，在映射后需要對一個設(shè)計的實際功能塊的延時和估計的布線延時進行時序分析；而在布局布線后，也要對實際布局布線的功能塊延時和實際布線延時進行靜態(tài)時序分析。配置，產(chǎn)生FPGA配置時的需要的位流文件。布局與布線，布局是指從映射取出定義的邏輯和輸入輸出塊，并把它們分配到FPGA內(nèi)部的物理位置，通?；谀撤N先進的算法，如最小分割、模擬退火和一般的受力方向張弛等來完成；布線是指利用自動布線軟件使用布線資源選擇路徑試著完成所有的邏輯連接[13]。實現(xiàn)可理解為利用實現(xiàn)工具把邏輯映射到目標器件結(jié)構(gòu)的資源中，決定邏輯的最佳布局，選擇邏輯與輸入輸出功能連接的布線通道進行連線，并產(chǎn)生相應文件（如配置文件與相關(guān)報告）。從廣義上講，設(shè)計驗證包括功能與時序仿真和電路驗證。t Touch，使設(shè)計與綜合過程合理化。 利用FPGA Compiler II進行設(shè)計綜合時，應在當前Project下導入設(shè)計源文件，自動進行語法分析，在語法無誤并確定綜合方式、目標器件、綜合強度、多層保持選擇、優(yōu)化目標等設(shè)置后，即可進行綜合與優(yōu)化。對于綜合來說，滿足要求的方案可能有多個，綜合器將產(chǎn)生一個最優(yōu)的或接近最優(yōu)的結(jié)果。在VHDL層次化設(shè)計中，它所設(shè)計的模塊既可以是頂層實體，又可以是較低層實體，但對不同層次模塊應選擇不同的描述方法（如行為描述或結(jié)構(gòu)描述）[12]。最常用的設(shè)計方法是HDL設(shè)計輸入法，比較流行的HDL主要有VHDL、ABEL—HDL、AHDL等。Quartus II具有完備的電路功能仿真與時序邏輯仿真工具，能夠進行定時/時序分析與關(guān)鍵路徑延時分析，可以使用SignalTap II邏輯分析工具進行嵌入式的邏輯分析，并且支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來生成編程文件，使用組合編譯方式可一次完成整體設(shè)計流程。Quartus II提供了完全集成且與電路結(jié)構(gòu)無關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計的全部特性，包括：可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計實體文件。目前Altera已經(jīng)停止了對Maxplus II 的更新支持，Quartus II 與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。QuartusII支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復雜性、加快了設(shè)計速度。VHDL對設(shè)計的描述具有相對獨立性，設(shè)計者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計實現(xiàn)的目標器件是什么，而進行獨立的設(shè)計。VHDL豐富的仿真語句和庫函數(shù)，使得在任何大系統(tǒng)的設(shè)計早期就能查驗設(shè)計系統(tǒng)的功能可行性，隨時可對設(shè)計進行仿真模擬。這些模塊可以預先設(shè)計或使用以前設(shè)計中的存檔模塊，將這些模塊存放到庫中，就可以在以后的設(shè)計中進行復用，可以使設(shè)計成果在設(shè)計人員之間進行交流和共享，減少硬件電路設(shè)計。再就是，它有很強的移植能力。VHDL支持預定義的和自定義的數(shù)據(jù)類型，給硬件描述帶來較大的自由度，使設(shè)計人員能夠方便地創(chuàng)建高層次的系統(tǒng)模型。再次，它有強大的系統(tǒng)硬件描述能力。VHDL還支持各種設(shè)計方法，既支持自底向上的設(shè)計，又支持自頂向下的設(shè)計，既支持模塊化設(shè)計，又支持層次化設(shè)計。與其他硬件描述語言相比，VHDL具有以下特點：首先，功能強大、設(shè)計靈活。TLC5620是波形發(fā)生器的主要部分，各種波形的產(chǎn)生，都是基于TLC5620的模數(shù)轉(zhuǎn)換功能。其中，基準電壓由RNG位控制，RNG是串行控制字內(nèi)的0或1。其中命令格式第1位、第2位分別為AA0，A1，A0共有四個值00、011分別代表著DA的四個輸出端口DCAA、DCAB、DCAC、 15第2章 系統(tǒng)硬件15 第3章 開發(fā)軟件DCAD。REFB3I輸入到DACB的參考電壓。LOAD8I串口加載控制。引腳名稱引腳序號輸入/輸出功能描述描述CLK7I串行接口時鐘。通過LDAC實現(xiàn)DAC輸出值的同時更新。對TLC5620C的數(shù)字控制是通過一根簡單的3路串行總線實現(xiàn)的。TLC5620是帶有高阻抗緩沖輸入的4通道8位電源輸出數(shù)模轉(zhuǎn)換器集合。SPLC780C的指令集有11條，根據(jù)指令集，可以對DDRAM的內(nèi)容和地址迚行操作和配置。共80個字節(jié)，其地址和屏幕地址一一對應。他是DDRAM和CGRAM共用的地址指針計數(shù)器，由當前的最近寫入的地址設(shè)置指令的標識碼來確定。對于一次讀寫操作，最短的周期在 5001000ns，也就是不到 1 微秒，這個時間是足夠短了。字符型LCD1602通常有14條引腳線或16條引腳線的LCD，多出來的2條線是背光電源線VCC（15腳）和地線GND（16腳）其控制原理與14腳的LCD完全一樣，這次采用的是16引腳的LCD，其與FPGA連接如下。圖24 PERI18KD外設(shè)板實物圖在波形發(fā)生器的設(shè)計過程中，選用了該板的8個獨立輕觸按鍵和2路撥碼開關(guān)，還用到了LCD1602液晶屏接口。最值得一提的事，這個開發(fā)板巧妙的將核心板與外設(shè)板分離，帶2個外設(shè)板插槽，可以同時插接兩塊外設(shè)板，而且外設(shè)板上也有相應的擴張插槽，很方便的就能加入其它硬件設(shè)備。其次，板載了EPCS4N串行配置芯片，同時支持JTAG和AS兩種下載模式。該開發(fā)板采用了EP2C5主芯片，大約有5000個的邏輯資源。通俗地說，F(xiàn)PGA就是由查找表、觸發(fā)器和布線資源組成。如圖21芯片邏輯單元所示即為Cyclone系列FPGA芯片的邏輯單元（LE）組成。FPGA的應用使得數(shù)字電路系統(tǒng)設(shè)計變的非常的方便，它不但可以縮短開發(fā)周期，還可以進行片上系統(tǒng)設(shè)計，提高了系統(tǒng)的可靠性等，目前在電子設(shè)計領(lǐng)域有著廣泛的應用。第4章主要介紹了本次設(shè)計的思想，并描述了各個子模塊的設(shè)計方式。針對課題的要求，結(jié)合FPGA控制、LCD字符顯示、DAC芯片驅(qū)動等相關(guān)知識，運用VHDL語言描述了一個波形、幅度、頻率均可顯示，而且波形可變、幅度可控、頻率可調(diào)的波形發(fā)生器。在現(xiàn)代電子儀器中，信號發(fā)生器是一類十分重要的儀器，隨著電子測量技術(shù)與計算機技術(shù)的緊密結(jié)合，EDA技術(shù)的逐漸嫻熟，各種波形發(fā)生器應運而生。雖然對于簡單的邏輯，采用原始邏輯圖或布爾方程輸入可獲得非常好的效果，但對于復雜的系統(tǒng)設(shè)計，應用以上方案就容易產(chǎn)生錯誤，而必須依靠一種高層的邏輯，這樣就產(chǎn)生了硬件描述語言HDL，其中符合IEEE 1076標準的VHDL的應用成為新一代EDA解決方案中的首選，是整個電子邏輯系統(tǒng)設(shè)計的核心[4]。但目前常見的函數(shù)發(fā)生器要么是采用分立元件，但系統(tǒng)不夠穩(wěn)定，要么是采用專用芯片，但成本過高，均有很大的局限性。由此可見科技已成為各國競爭的核心，尤其是電子信息技術(shù)更顯得尤為重要，在國民生產(chǎn)各部門電子信息技術(shù)得到了廣泛的應用。日前我國己經(jīng)開始研制波形發(fā)生器，并取得了可喜的成果。波形操作方法的好壞，是由波形發(fā)生器控制軟件質(zhì)量保證的，編輯功能增加的越多，波形形成的操作性越好。這些新一代臺式儀器具有多種特性，可以執(zhí)行多種功能。由于VXI總線的逐漸成熟和對測量儀器的高要求，在很多領(lǐng)域需要使用VXI系統(tǒng)測量產(chǎn)生復雜的波形，VXI的系統(tǒng)資源提供了明顯的優(yōu)越性，但由于開發(fā)VXI模塊的周期長，而且需要專門的VXI機箱的配套使州，使得波形發(fā)生器VXI模塊僅限于航空、軍事及國防等人型領(lǐng)域。從而促進了函數(shù)波形發(fā)生器向任意波形發(fā)生器的發(fā)展，各種計算機語言的飛速發(fā)展也對任意波形發(fā)生器軟件技術(shù)起到了推動作用。過去由于頻率很低應用的范圍比較狹小，輸出波形頻率的提高，使得波形發(fā)生器能應用于越來越廣的領(lǐng)域。它不是測量儀器，而是根據(jù)使用者的要求，作為激勵源，仿真各種測試信號，提供給被測電路，以滿足測量或各種實際需要。這說明基于FPGA的波形發(fā)生器，有著廣闊的前景。FPGA（Field Programmable Gate Array）是目前廣泛采用的一種可編程器件[1]，隨著微電子技術(shù)的發(fā)展，現(xiàn)場可編程門陣列（FPGA）得到了飛速發(fā)展。不久以后，Analogic公司推出了型號為Data2020的多波形合成器，Lecroy公司生產(chǎn)的型號為9100的任意波形發(fā)生器等。在70年代后，微處理器的出現(xiàn)，可以利用處理器、A/D/和D/A，硬件和軟件使波形發(fā)生器的功能擴大，產(chǎn)生更加復雜的波形。各類信號發(fā)生器的性能指標也有了大幅度的提高，同時在簡化機械結(jié)構(gòu)、小型化、多功能等各方面也有了顯著的發(fā)展。同時還出現(xiàn)了可用來測試脈沖電路或用作脈沖調(diào)試器的脈沖信號發(fā)生器。 基于TLC5620的FPGA波形發(fā)生器設(shè)計畢業(yè)論文目 錄摘要 IAbstract II第1章 緒論 1 課題背景 1 研究背景 1 研究的目的及意義 2 3 4 6第2章 系統(tǒng)硬件 7 FPGA基本原理 7 9 9 10 12 15第3章 開發(fā)軟件 16 VHDL硬件編程語言 16 開發(fā)軟件QUARTUS II 17 18 22第4章 設(shè)計成果 23 23 24 24 27 29 31 33 33 36 38結(jié)論 39參考文獻 40致謝 41附錄1 42附錄2 46附錄3 50附錄4 56I第1章 緒論 第1章 緒論 課題背景 研究背景 波形發(fā)生器是能夠產(chǎn)生大量的標準信號和用戶定義信號，并保證高精度、高穩(wěn)定性、可重復性和易操作性的電子儀器。隨著通信和雷達技術(shù)的發(fā)展，40年代出現(xiàn)了主要用于測試各種接收機的標準信號發(fā)生器，使信號發(fā)生器從定性分析的測試儀器成為定量分析的測量儀器。自60年代以來，信號發(fā)生器有了迅速的發(fā)展，出現(xiàn)了函數(shù)發(fā)生器、掃頻信號發(fā)生器、合成信號發(fā)生器、程控信號發(fā)生器等新種類。同時，主要表現(xiàn)為兩個突出問題，一是通過電位器的調(diào)節(jié)來實現(xiàn)輸出頻率的調(diào)節(jié)，因此很難將頻率調(diào)到某一固定值；二是脈沖的占空比不可調(diào)節(jié)。HP8770A實際上也只能產(chǎn)生8中波形，而且價格昂貴。由此可見科技已成為各國競爭的核心，尤其是電子信息技術(shù)更顯得尤為重要，在國民生產(chǎn)各部門電子信息技術(shù)得到了廣泛的應用。而且它的時鐘頻率已可達到幾百兆赫茲，加上它的靈活性和高可靠性幾乎可將整個設(shè)計系統(tǒng)下載于同一芯片中，實現(xiàn)片上系統(tǒng)（SOC），非常適合用于實現(xiàn)波形發(fā)生器的數(shù)字電路?？梢娦盘栐丛诟鞣N實驗應用和試驗測試處理中，它的應用非常廣泛。本設(shè)計充分利用FPGA靈活的控制、豐富的外設(shè)處理能力，實現(xiàn)頻率、幅值可調(diào)的信號的輸出，同時可以根據(jù)需要方便地實現(xiàn)各種比較復雜的調(diào)頻、和調(diào)幅功能，具有良好的實用性。同時可以利用一種強有力的數(shù)學方程式輸入方式，復雜的波形可以由幾個比較簡單的公式復合成產(chǎn)生。波形發(fā)生器由獨立的臺式儀器和適用于個人計算機的插卡及新近開發(fā)的VXI模塊。不過現(xiàn)在新的臺式儀器的形態(tài)，和幾年前的己有很大的不同。變得操作越來越簡單而輸出波形的能力越來越強。它不是測量儀器，而是根據(jù)使用者的要求，作為激勵源，仿真各種測試信號，提供給被測電路，以滿足測量或各種實際需要。當今世界在以電子信息技術(shù)為前提下推動了社會跨躍式的進步，科學技術(shù)的飛速發(fā)展日新月異帶動了各國生產(chǎn)力的大