【正文】 2驅(qū)動模塊TLC5620電路圖如下，其中DAC_DATA、DAC_CLK、DAC_LDAC、DAC_LOAD這四個是與FPGA的接口，DACA、DACB、DACC、DACD是模數(shù)轉(zhuǎn)換后的輸出。DAC轉(zhuǎn)化模塊是TLC5620的驅(qū)動模塊。仿真結(jié)果如下：圖413 TLC5620驅(qū)動模塊仿真圖dac_clk、dac_data、dac_ldac、dac_load是?TLC5620驅(qū)動模塊輸出接口，它們輸出的數(shù)據(jù)直輸出給TLC5620硬件。 圖414 TLC5620驅(qū)動模塊符號圖415 頂層原理圖創(chuàng)建block文件，做為波形發(fā)生器的頂層文件，將設(shè)計生成主控模塊、波形發(fā)生模塊、TLC5620驅(qū)動模塊和LCD1602顯示模塊的元件符號進行連接。主控模塊共有11個輸入端口，和 8個輸出端口。Switch外接的是撥碼開關(guān)，現(xiàn)在其值為1，則代表現(xiàn)在的輸出波形是方波。圖417 輸出給TLC5620信號的波形圖在圖417中，當 load 為高電平時， 數(shù)據(jù)00110010110在clk每一個下降沿由時鐘同步送入 TLC5620的DATA端口。 圖418 輸出給LCD1602的信號波形圖如圖421，data、en、rs、rw為輸出給LCD1602的數(shù)據(jù)，en每來一個下降沿，data就向LCD1602中輸入一個數(shù)據(jù)。圖419 實驗硬件驗證圖如上圖所示，左邊的外設(shè)板上從左到右分別是撥碼開關(guān)兩個，按鍵開關(guān)八個。接下來的八個按鍵中，前六個控制的是產(chǎn)生波形的頻率。此時顯示器上也對應(yīng)顯示著波形發(fā)生器輸出波形的頻率。顯示器上對應(yīng)也有0到9的變化。最后展示了設(shè)計成果。在設(shè)計成果中，首先將分模塊組合成的完整原理圖成為最終的軟件設(shè)計成果，然后進行了仿真，并對仿真波形進行了分析，最后將程序下載到FPGA開發(fā)板上進行實現(xiàn)，給出了硬件成果圖，并進行了說明。在最后終于完成了導(dǎo)師的要求。在設(shè)計主控模塊中，主要解決了按鍵消抖問題。這兩個模塊不僅讓我更熟悉了狀態(tài)機的工作原理和執(zhí)行流程。從課題的理論研究到程序的編寫，以及論文的撰寫閆老師都耐心指導(dǎo)，給了我很大的幫助。附錄1 附錄1燕 山 大 學(xué)本科畢業(yè)設(shè)計（論文）開題報告課題名稱：基于TCL5620的 FPGA波形發(fā)生器設(shè)計 學(xué)院（系）：里仁學(xué)院電子工程系 年級專業(yè)：09級通信工程3班學(xué)生姓名： 張云龍 指導(dǎo)教師： 閆盛楠 完成日期： 附錄1 一、綜述本課題國內(nèi)外研究動態(tài)，說明選題的依據(jù)和意義　隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計PLD/FPGA成為一種趨勢。對于利用FPGA方式來設(shè)計的波形發(fā)生器來說，采用傳統(tǒng)的模擬振蕩電路構(gòu)成的波形發(fā)生器產(chǎn)生的信號頻率精度低，不僅成本高，外圍電路復(fù)雜，易受外界干擾，而且調(diào)試困難，不便于調(diào)控，實現(xiàn)的性能指標也不理想。因此我的畢業(yè)設(shè)計題目選擇的是FPGA波形發(fā)生器的設(shè)計。擬解決的主要問題：在Quartus II軟件中，實現(xiàn)簡單的程序運行，熟悉軟件的操作流程。三、研究步驟、方法及措施 （1） 了解FPGA的國內(nèi)外形勢，以及相關(guān)資料，對本課題有初步的了解。（3）學(xué)習(xí)VHDL語言，并能編寫簡單的程序。（7）思考其可實現(xiàn)的拓展功能，并著手準備，完成拓展功能的實現(xiàn)，下載、調(diào)試完成其功能。第四階段（13—16周）：完成本課題的基本要求，下載到開發(fā)板進行調(diào)試，完成其功能。大多數(shù)EDA工具幾乎都支持VHDL，VHDL具有強大的系統(tǒng)硬件描述能力，獨立于器件的設(shè)計、與工藝無關(guān)，具有很強的移植能力，易于共享和復(fù)用。但采用該方法所需的外圍電路模塊多且較為復(fù)雜，不利于控制和問題的檢查。 二、研究主要成果 現(xiàn)在，國外研究和使用的波形發(fā)生器大多要求頻率在6uHz50MHz，產(chǎn)生正弦、三角、鋸齒、方波、調(diào)幅等波形，而國內(nèi)要求的頻率為5mHz40MHz，能產(chǎn)生正弦、三角等基本波形。第一、雷達信號仿真――雷科公司的任意波形發(fā)生器有調(diào)幅、調(diào)頻和脈沖三組輸出，組合調(diào)制信號輸入微波信號發(fā)生器產(chǎn)生復(fù)雜的雷達信號模式，用于仿真飛行器的雷達信令。任意波形發(fā)生器驅(qū)動上變頻器在適當頻率下產(chǎn)生幾種音調(diào)，在被測通道的測試序列插入空白段，用于播送實況信號。第三、微機電系統(tǒng)的驅(qū)動――微機電系統(tǒng)有機械、光學(xué)、電學(xué)的多種信號，需要幾臺任意波形發(fā)生器仿真激勵和執(zhí)行機構(gòu)的復(fù)雜信號，信號之間有嚴格的定時關(guān)系。由于任意波形發(fā)生器的仿真功能越來越完善，已成為通信、雷達、導(dǎo)航、超聲、自動測量等復(fù)雜波形的信號源。與數(shù)字存儲示波器相比，任意波形發(fā)生器的全面指標存在明顯差距，前者的取樣率達到20GS/s和帶寬6GHz，后者的取樣率是4。 目前已完成任務(wù)情況設(shè)計的頂層共由幾個模塊組成，分別為波形發(fā)生模塊（generates），dac驅(qū)動模塊(dac)，64位計數(shù)器模塊（counter64），主控制模塊（sss），顯示模塊（display）。64位計數(shù)器模塊（counter64）是對rom中存儲的64個采樣數(shù)據(jù)連續(xù)反復(fù)的輸出，使波形發(fā)生模塊能夠產(chǎn)生連續(xù)的波形。在數(shù)碼管上顯示時，波形用0，1，2代替，分別對應(yīng)方波，正弦波，三角波。在excel中對三角波進行采樣，由于采樣的數(shù)據(jù)非常龐大，所以在excel中對應(yīng)生成折線圖，圖形如下： 三角波采樣圖在excel中對正弦波進行采樣，采樣方法和三角采樣方法相同。采樣數(shù)據(jù)方法有很多，既可以應(yīng)用MATLAB編程產(chǎn)生，也可以應(yīng)用C/C++語言編程產(chǎn)生。顯示模塊即是數(shù)碼管的驅(qū)動程序，使數(shù)碼管根據(jù)波形，頻率的變化而改變顯示。調(diào)節(jié)波形時，只要選擇相應(yīng)的rom即可。任意波形發(fā)生器首先要趕上數(shù)字存儲示波器，然后再往前發(fā)展，因為在電路構(gòu)成方面，任意波形發(fā)生器的核心部件是高速數(shù)/模轉(zhuǎn)換器，它的工藝潛力還很大，顯然缺少的是市場需求。在保證信號發(fā)生器的穩(wěn)定性、頻率范圍、幅值范圍等指標的同時，實現(xiàn)對輸出信號的頻率、相位和幅值的數(shù)字控制是現(xiàn)代信號發(fā)生器的發(fā)展方向。第四、磁盤驅(qū)動器仿真――磁盤驅(qū)動器產(chǎn)生的同步數(shù)字和模擬信號可由任意波形發(fā)生器仿真，用于讀/寫數(shù)據(jù)的測試。這種測試方法同樣可用來測試在同一通信鏈路內(nèi)收發(fā)多個數(shù)據(jù)流的電信系統(tǒng)。以下是幾種尖端技術(shù)中任意波形發(fā)生器產(chǎn)生的復(fù)雜測量信號。隨著技術(shù)的發(fā)展，現(xiàn)在的信號發(fā)生器一般都是采用DDS合成技術(shù)的任意波形發(fā)生器，主要是采用DSP來合成波形，再通過DAC產(chǎn)生模擬信號輸出)。在現(xiàn)在的波形發(fā)生器中，采用傳統(tǒng)的模擬振蕩電路構(gòu)成的波形發(fā)生器產(chǎn)生的信號頻率精度低，不僅成本高，外圍電路復(fù)雜，易受外界干擾，而且調(diào)試困難，不便于調(diào)控，實現(xiàn)的性能指標也不理想。 49附錄2 附錄2燕 山 大 學(xué)本科畢業(yè)設(shè)計（論文）文獻綜述課題名稱：基于TCL5620的 FPGA波形發(fā)生器設(shè)計 學(xué)院（系）：里仁學(xué)院電子工程系 年級專業(yè)：09級通信工程3班學(xué)生姓名： 張云龍 指導(dǎo)教師： 閆盛楠 完成日期： 47附錄2 一、課題國內(nèi)外現(xiàn)狀　隨著EDA技術(shù)的發(fā)展，使用硬件語言設(shè)計PLD/FPGA成為一種趨勢。 第二階段（5—8周）： 深化學(xué)習(xí)編程語言，實現(xiàn)LCD1602的控制，進行基本的顯示。（4）利用VHDL語言編寫波形發(fā)生程序，實現(xiàn)波形發(fā)生器的基本功能（5）學(xué)習(xí)LCD1602相關(guān)知識，顯示產(chǎn)生波的頻率。（2） 將光盤中給出的程序下載到FPGA板上實現(xiàn)，并熟悉TCL5620芯片的功能。在以上程序基礎(chǔ)上，對應(yīng)LCD1602編寫其驅(qū)動程序，使TCL5602產(chǎn)生的波的頻率和波形等信息顯示在液晶屏上。在了解硬件的基礎(chǔ)上學(xué)習(xí)應(yīng)用Quartus II軟件，熟悉其工作環(huán)境，知道如何用硬件表描述語言編寫程序。采用純單片機的方法雖便于控制但又難以達到很高的精度要求。大多數(shù)EDA工具幾乎都支持VHDL，VHDL具有強大的系統(tǒng)硬件描述能力，獨立于器件的設(shè)計、與工藝無關(guān)，具有很強的移植能力，易于共享和復(fù)用。他們踏實求學(xué)、勤奮刻苦的精神不斷地鼓勵我奮勇前進。致謝 參考文獻1韓喜春，劉柏森，張麗．，2007，（7）：50～522 楊樹蓮．現(xiàn)代 EDA 技術(shù)及其發(fā)展．科技情報開發(fā)與經(jīng)濟，2006，（15）： 144～1463 曹瑞．基于EDA技術(shù)進行數(shù)字電路設(shè)計的研究微計算機信息，2007，(072) ： 273～2754王磊．VHDL語言EDA設(shè)計中的應(yīng)用．鄖陽師范高等?？茖W(xué)校學(xué)報，2007，27(6)：83～845侯伯亨，顧新．VHDL硬件描述語言與數(shù)字電路邏輯設(shè)計．西安：西安電子科技大學(xué)出版社，2001．181～1966 SlimaneKadi M, Brasen D, Saucier G. A fastFPGA prototyping system that uses inexpensive highperformance FPIC. Proc. 2nd Annual Workshop on FPGAs, Berkeley．1994:147～1567 唐建東．基于FPGA任意波形發(fā)生器設(shè)計與實現(xiàn)．電子技術(shù)，2010 (5)：37～388吳慶天，趙國慶．基于FPAG的可配置內(nèi)容查找表的設(shè)計與實現(xiàn)．新特器件應(yīng)用．2009，l 1 ( 1 )：17～199徐志軍，徐光輝．CPLD／FPGA的開發(fā)與應(yīng)用．北京：電子工業(yè)出版社，2002:28～3010潘松．EDA技術(shù)與VHDL(第2版)．北京：清華大學(xué)出版社，2007(6)：36～4511 李洋．EDA技術(shù)實用教程．北京：機械工業(yè)出版社，2009 (5)：37～ 3813劉廷飛，郭鎖利，王曉戎．基于Altera FPGA／CPLD電子系統(tǒng)設(shè)計及工程實踐．北京：人民郵電出版社，2009，126～13414 . Chen, . Pan. FPGA Design Automation:A Survey, Foundations and Trends in Electronic Design Automation Vol. I, 200615黃正瑾．系統(tǒng)編程技術(shù)及其應(yīng)用．南京：東南大學(xué)出版社，2007：46～4916 Brown S and Rose J. FPGA and CPLD architectures. IEEE Design and Test of Computers , 1996, 12(2): 42～57 47致謝 致謝在畢業(yè)設(shè)計過程中，我得到了很多人的熱心幫助和支持，在此對他們表示衷心的感謝。TLC5620驅(qū)動模塊是按照狀態(tài)機的時序控制，將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)逐一的輸出出去?？梢哉f，這次的課程設(shè)計是非常成功的。要求該發(fā)生器可以產(chǎn)生方波、三角波、正弦波等波形，并且該波形發(fā)生器輸出的波形頻率可以調(diào)節(jié)和顯示。分模塊的設(shè)計采用了HDL語言描述的方法。復(fù)位按鍵最為簡單，當復(fù)位按鍵按下時，波形的頻率瞬時變?yōu)?。幅值按鍵按下時，幅值加1，加到9后再重新計數(shù)。當對應(yīng)按鍵按下時，方波發(fā)生器輸出波形的頻率按對應(yīng)基數(shù)增長1，如按下十位對應(yīng)的按鍵，則頻率就在原來的基礎(chǔ)上增加10Hz。撥碼開關(guān)不同的位置，對應(yīng)產(chǎn)生正弦波、三角波、方波、矩形波。當這五個命令寫入后，LCD1602開始處理要顯示的數(shù)據(jù)，如圖中所示，要顯示的數(shù)據(jù)為43A、3333A333A、35，參照1602液晶模塊內(nèi)部的字符發(fā)生存儲器點陣字符圖形顯示對照表可以，現(xiàn)在液晶屏幕上顯示的應(yīng)為F::5，也就是表明現(xiàn)在波形發(fā)生器輸出的是幅值檔次為5。ldac是“加載 DAC”信號，只有當引腳出現(xiàn)低電平時，DAC輸出才更新，當引腳出現(xiàn)高電平時，即使有數(shù)字被讀入串行口也不會對 DAC 的輸出進行更新。clk、dataload、ldac為輸出給TLC5620的數(shù)據(jù)，根據(jù)幅值計算公式，現(xiàn)在TLC5620的data1輸出的第一個數(shù)據(jù)為150，換算成二進制為10010110。如圖可以看到，key[7]到key[2]鍵分別被按下5次。如圖415。上圖中wr_data是接收的來自波形發(fā)生模塊的數(shù)據(jù)，也是想要轉(zhuǎn)換的數(shù)據(jù)。所以該模塊的主要功能就是按照一定的時序?qū)⒉⑿袛?shù)據(jù)轉(zhuǎn)化成串行數(shù)據(jù)逐bit的輸出給TLC5620。其中命令格式第1位、第2位分別為AA0，A1A0共有四個值00、011分別代表著DA的四個輸出端口DCAA、DCAB、DCAC、DCAD。液晶共只需顯示十個字符，當寫入了這10個數(shù)據(jù)后，馬上再進行下一個循環(huán)會使顯示不清晰，所以在執(zhí)行完一次循環(huán)后，會有一段緩沖時間，此時LCD_EN為低電平。波形發(fā)生模塊共能產(chǎn)生四種波形，分別對四種波形進行仿真，仿真結(jié)果如下圖： 圖410 顯示驅(qū)動模塊仿真波形在該仿真波形中，data、en、rs、rw為輸出給LCD1602的數(shù)據(jù)， en為控制時鐘，每當檢測到en下降沿時，data就向LCD1602中輸入一個數(shù)據(jù)。主控模塊的控制頻率的按鍵被按下，其對應(yīng)的計數(shù)器的值會改變，相應(yīng)的輸出的四位二進制數(shù)也會改變。選擇file，Create/Updata, Create Symbol Files