【正文】 2驅動模塊TLC5620電路圖如下，其中DAC_DATA、DAC_CLK、DAC_LDAC、DAC_LOAD這四個是與FPGA的接口，DACA、DACB、DACC、DACD是模數轉換后的輸出。DAC轉化模塊是TLC5620的驅動模塊。仿真結果如下：圖413 TLC5620驅動模塊仿真圖dac_clk、dac_data、dac_ldac、dac_load是?TLC5620驅動模塊輸出接口，它們輸出的數據直輸出給TLC5620硬件。 圖414 TLC5620驅動模塊符號圖415 頂層原理圖創(chuàng)建block文件，做為波形發(fā)生器的頂層文件，將設計生成主控模塊、波形發(fā)生模塊、TLC5620驅動模塊和LCD1602顯示模塊的元件符號進行連接。主控模塊共有11個輸入端口，和 8個輸出端口。Switch外接的是撥碼開關，現在其值為1，則代表現在的輸出波形是方波。圖417 輸出給TLC5620信號的波形圖在圖417中，當 load 為高電平時， 數據00110010110在clk每一個下降沿由時鐘同步送入 TLC5620的DATA端口。 圖418 輸出給LCD1602的信號波形圖如圖421，data、en、rs、rw為輸出給LCD1602的數據，en每來一個下降沿，data就向LCD1602中輸入一個數據。圖419 實驗硬件驗證圖如上圖所示，左邊的外設板上從左到右分別是撥碼開關兩個，按鍵開關八個。接下來的八個按鍵中，前六個控制的是產生波形的頻率。此時顯示器上也對應顯示著波形發(fā)生器輸出波形的頻率。顯示器上對應也有0到9的變化。最后展示了設計成果。在設計成果中，首先將分模塊組合成的完整原理圖成為最終的軟件設計成果，然后進行了仿真，并對仿真波形進行了分析，最后將程序下載到FPGA開發(fā)板上進行實現，給出了硬件成果圖，并進行了說明。在最后終于完成了導師的要求。在設計主控模塊中，主要解決了按鍵消抖問題。這兩個模塊不僅讓我更熟悉了狀態(tài)機的工作原理和執(zhí)行流程。從課題的理論研究到程序的編寫，以及論文的撰寫閆老師都耐心指導，給了我很大的幫助。附錄1 附錄1燕 山 大 學本科畢業(yè)設計（論文）開題報告課題名稱：基于TCL5620的 FPGA波形發(fā)生器設計 學院（系）：里仁學院電子工程系 年級專業(yè)：09級通信工程3班學生姓名： 張云龍 指導教師： 閆盛楠 完成日期： 附錄1 一、綜述本課題國內外研究動態(tài)，說明選題的依據和意義　隨著EDA技術的發(fā)展，使用硬件語言設計PLD/FPGA成為一種趨勢。對于利用FPGA方式來設計的波形發(fā)生器來說，采用傳統的模擬振蕩電路構成的波形發(fā)生器產生的信號頻率精度低，不僅成本高，外圍電路復雜，易受外界干擾，而且調試困難，不便于調控，實現的性能指標也不理想。因此我的畢業(yè)設計題目選擇的是FPGA波形發(fā)生器的設計。擬解決的主要問題：在Quartus II軟件中，實現簡單的程序運行，熟悉軟件的操作流程。三、研究步驟、方法及措施 （1） 了解FPGA的國內外形勢，以及相關資料，對本課題有初步的了解。（3）學習VHDL語言，并能編寫簡單的程序。（7）思考其可實現的拓展功能，并著手準備，完成拓展功能的實現，下載、調試完成其功能。第四階段（13—16周）：完成本課題的基本要求，下載到開發(fā)板進行調試，完成其功能。大多數EDA工具幾乎都支持VHDL，VHDL具有強大的系統硬件描述能力，獨立于器件的設計、與工藝無關，具有很強的移植能力，易于共享和復用。但采用該方法所需的外圍電路模塊多且較為復雜，不利于控制和問題的檢查。 二、研究主要成果 現在，國外研究和使用的波形發(fā)生器大多要求頻率在6uHz50MHz，產生正弦、三角、鋸齒、方波、調幅等波形，而國內要求的頻率為5mHz40MHz，能產生正弦、三角等基本波形。第一、雷達信號仿真――雷科公司的任意波形發(fā)生器有調幅、調頻和脈沖三組輸出，組合調制信號輸入微波信號發(fā)生器產生復雜的雷達信號模式，用于仿真飛行器的雷達信令。任意波形發(fā)生器驅動上變頻器在適當頻率下產生幾種音調，在被測通道的測試序列插入空白段，用于播送實況信號。第三、微機電系統的驅動――微機電系統有機械、光學、電學的多種信號，需要幾臺任意波形發(fā)生器仿真激勵和執(zhí)行機構的復雜信號，信號之間有嚴格的定時關系。由于任意波形發(fā)生器的仿真功能越來越完善，已成為通信、雷達、導航、超聲、自動測量等復雜波形的信號源。與數字存儲示波器相比，任意波形發(fā)生器的全面指標存在明顯差距，前者的取樣率達到20GS/s和帶寬6GHz，后者的取樣率是4。 目前已完成任務情況設計的頂層共由幾個模塊組成，分別為波形發(fā)生模塊（generates），dac驅動模塊(dac)，64位計數器模塊（counter64），主控制模塊（sss），顯示模塊（display）。64位計數器模塊（counter64）是對rom中存儲的64個采樣數據連續(xù)反復的輸出，使波形發(fā)生模塊能夠產生連續(xù)的波形。在數碼管上顯示時，波形用0，1，2代替，分別對應方波，正弦波，三角波。在excel中對三角波進行采樣，由于采樣的數據非常龐大，所以在excel中對應生成折線圖，圖形如下： 三角波采樣圖在excel中對正弦波進行采樣，采樣方法和三角采樣方法相同。采樣數據方法有很多，既可以應用MATLAB編程產生，也可以應用C/C++語言編程產生。顯示模塊即是數碼管的驅動程序，使數碼管根據波形，頻率的變化而改變顯示。調節(jié)波形時，只要選擇相應的rom即可。任意波形發(fā)生器首先要趕上數字存儲示波器，然后再往前發(fā)展，因為在電路構成方面，任意波形發(fā)生器的核心部件是高速數/模轉換器，它的工藝潛力還很大，顯然缺少的是市場需求。在保證信號發(fā)生器的穩(wěn)定性、頻率范圍、幅值范圍等指標的同時，實現對輸出信號的頻率、相位和幅值的數字控制是現代信號發(fā)生器的發(fā)展方向。第四、磁盤驅動器仿真――磁盤驅動器產生的同步數字和模擬信號可由任意波形發(fā)生器仿真，用于讀/寫數據的測試。這種測試方法同樣可用來測試在同一通信鏈路內收發(fā)多個數據流的電信系統。以下是幾種尖端技術中任意波形發(fā)生器產生的復雜測量信號。隨著技術的發(fā)展，現在的信號發(fā)生器一般都是采用DDS合成技術的任意波形發(fā)生器，主要是采用DSP來合成波形，再通過DAC產生模擬信號輸出)。在現在的波形發(fā)生器中，采用傳統的模擬振蕩電路構成的波形發(fā)生器產生的信號頻率精度低，不僅成本高，外圍電路復雜，易受外界干擾，而且調試困難，不便于調控，實現的性能指標也不理想。 49附錄2 附錄2燕 山 大 學本科畢業(yè)設計（論文）文獻綜述課題名稱：基于TCL5620的 FPGA波形發(fā)生器設計 學院（系）：里仁學院電子工程系 年級專業(yè)：09級通信工程3班學生姓名： 張云龍 指導教師： 閆盛楠 完成日期： 47附錄2 一、課題國內外現狀　隨著EDA技術的發(fā)展，使用硬件語言設計PLD/FPGA成為一種趨勢。 第二階段（5—8周）： 深化學習編程語言，實現LCD1602的控制，進行基本的顯示。（4）利用VHDL語言編寫波形發(fā)生程序，實現波形發(fā)生器的基本功能（5）學習LCD1602相關知識，顯示產生波的頻率。（2） 將光盤中給出的程序下載到FPGA板上實現，并熟悉TCL5620芯片的功能。在以上程序基礎上，對應LCD1602編寫其驅動程序，使TCL5602產生的波的頻率和波形等信息顯示在液晶屏上。在了解硬件的基礎上學習應用Quartus II軟件，熟悉其工作環(huán)境，知道如何用硬件表描述語言編寫程序。采用純單片機的方法雖便于控制但又難以達到很高的精度要求。大多數EDA工具幾乎都支持VHDL，VHDL具有強大的系統硬件描述能力，獨立于器件的設計、與工藝無關，具有很強的移植能力，易于共享和復用。他們踏實求學、勤奮刻苦的精神不斷地鼓勵我奮勇前進。致謝 參考文獻1韓喜春，劉柏森，張麗．，2007，（7）：50～522 楊樹蓮．現代 EDA 技術及其發(fā)展．科技情報開發(fā)與經濟，2006，（15）： 144～1463 曹瑞．基于EDA技術進行數字電路設計的研究微計算機信息，2007，(072) ： 273～2754王磊．VHDL語言EDA設計中的應用．鄖陽師范高等?？茖W校學報，2007，27(6)：83～845侯伯亨，顧新．VHDL硬件描述語言與數字電路邏輯設計．西安：西安電子科技大學出版社，2001．181～1966 SlimaneKadi M, Brasen D, Saucier G. A fastFPGA prototyping system that uses inexpensive highperformance FPIC. Proc. 2nd Annual Workshop on FPGAs, Berkeley．1994:147～1567 唐建東．基于FPGA任意波形發(fā)生器設計與實現．電子技術，2010 (5)：37～388吳慶天，趙國慶．基于FPAG的可配置內容查找表的設計與實現．新特器件應用．2009，l 1 ( 1 )：17～199徐志軍，徐光輝．CPLD／FPGA的開發(fā)與應用．北京：電子工業(yè)出版社，2002:28～3010潘松．EDA技術與VHDL(第2版)．北京：清華大學出版社，2007(6)：36～4511 李洋．EDA技術實用教程．北京：機械工業(yè)出版社，2009 (5)：37～ 3813劉廷飛，郭鎖利，王曉戎．基于Altera FPGA／CPLD電子系統設計及工程實踐．北京：人民郵電出版社，2009，126～13414 . Chen, . Pan. FPGA Design Automation:A Survey, Foundations and Trends in Electronic Design Automation Vol. I, 200615黃正瑾．系統編程技術及其應用．南京：東南大學出版社，2007：46～4916 Brown S and Rose J. FPGA and CPLD architectures. IEEE Design and Test of Computers , 1996, 12(2): 42～57 47致謝 致謝在畢業(yè)設計過程中，我得到了很多人的熱心幫助和支持，在此對他們表示衷心的感謝。TLC5620驅動模塊是按照狀態(tài)機的時序控制，將并行數據轉換成串行數據逐一的輸出出去。可以說，這次的課程設計是非常成功的。要求該發(fā)生器可以產生方波、三角波、正弦波等波形，并且該波形發(fā)生器輸出的波形頻率可以調節(jié)和顯示。分模塊的設計采用了HDL語言描述的方法。復位按鍵最為簡單，當復位按鍵按下時，波形的頻率瞬時變?yōu)?。幅值按鍵按下時，幅值加1，加到9后再重新計數。當對應按鍵按下時，方波發(fā)生器輸出波形的頻率按對應基數增長1，如按下十位對應的按鍵，則頻率就在原來的基礎上增加10Hz。撥碼開關不同的位置，對應產生正弦波、三角波、方波、矩形波。當這五個命令寫入后，LCD1602開始處理要顯示的數據，如圖中所示，要顯示的數據為43A、3333A333A、35，參照1602液晶模塊內部的字符發(fā)生存儲器點陣字符圖形顯示對照表可以，現在液晶屏幕上顯示的應為F::5，也就是表明現在波形發(fā)生器輸出的是幅值檔次為5。ldac是“加載 DAC”信號，只有當引腳出現低電平時，DAC輸出才更新，當引腳出現高電平時，即使有數字被讀入串行口也不會對 DAC 的輸出進行更新。clk、dataload、ldac為輸出給TLC5620的數據，根據幅值計算公式，現在TLC5620的data1輸出的第一個數據為150，換算成二進制為10010110。如圖可以看到，key[7]到key[2]鍵分別被按下5次。如圖415。上圖中wr_data是接收的來自波形發(fā)生模塊的數據，也是想要轉換的數據。所以該模塊的主要功能就是按照一定的時序將并行數據轉化成串行數據逐bit的輸出給TLC5620。其中命令格式第1位、第2位分別為AA0，A1A0共有四個值00、011分別代表著DA的四個輸出端口DCAA、DCAB、DCAC、DCAD。液晶共只需顯示十個字符，當寫入了這10個數據后，馬上再進行下一個循環(huán)會使顯示不清晰，所以在執(zhí)行完一次循環(huán)后，會有一段緩沖時間，此時LCD_EN為低電平。波形發(fā)生模塊共能產生四種波形，分別對四種波形進行仿真，仿真結果如下圖： 圖410 顯示驅動模塊仿真波形在該仿真波形中，data、en、rs、rw為輸出給LCD1602的數據， en為控制時鐘，每當檢測到en下降沿時，data就向LCD1602中輸入一個數據。主控模塊的控制頻率的按鍵被按下，其對應的計數器的值會改變，相應的輸出的四位二進制數也會改變。選擇file，Create/Updata, Create Symbol Files